[发明专利]基于PCIE3.0的大容量高速数据传输与存储系统及方法

说明书

技术领域

本发明涉及通信领域，具体是涉及一种基于PCIE3.0的大容量高速数据传输与存储系统及方法

背景技术

随着信息技术高速发展，数据处理的吞吐量越来越大，对其高速实时性的要求也越来越高，因此数据的高速传输和实时存储技术在数字信号处理中显得越发重要。评估一个数据传输与存储系统的质量，主要考虑处理数据的速度和储存容量。在保证稳定性的条件下，尽可能提高数据读写速率和储存容量，便能满足现代工业和科学研究对系统速度与容量的要求。

PCIE作为第三代高性能I/O总线，在总线结构上较上一代PCI总线发生了根本性的变革，主要体现在将PCI的并行总线变为PCIE的串行总线，使用高速差分信号，并采用了端到端的数据传输方式；PCIE采用双向传输模式，接收和发送分别占用一对差分对，这样的传输方式大大提高了传输速率。现有技术多基于PCIE1.0、PCIE2.0、USB3.0设计数据传输与存储系统，但是PCIE1.0单通道最大理论传输数据速率为250MB/s，PCIE2.0单通道最大理论传输数据速率为500MB/s，USB3.0最大理论传输数据速率同样为500MB/s，仍然不能满足雷达回波数据采集对传输数据速率的要求。

发明内容

本发明的目的在于提供一种基于PCIE3.0的大容量高速数据传输与存储系统，实现高速数据传输和大容量数据存储。

实现本发明目的的技术方案为：一种基于PCIE3.0的大容量高速数据传输与存储系统，包括FPGA板卡、DDR3、上位机数据接收/发送模块、电源模块、时钟模块、实时容量检测模块、固态磁盘阵列模块、波形显示模块、自测数据验证模块,其中：所述FPGA板卡包括自测数据产生模块、板卡数据发送/接收模块，自测数据产生模块用于产生需要发送的自测试数据，板卡数据发送/接收模块用于把DDR3缓存的数据通过PCIE3.0接口传输至上位机，或将上位机产生的数据通过PCIE3.0接口传输至DDR3存储；所述DDR3用于对板卡发送或接收的数据进行缓存；所述上位机数据接收/发送模块用于将上位机产生的数据通过PCIE3.0传输至DDR3存储，或将DDR3缓存的数据通过PCIE3.0传输至上位机内存进行缓存；所述电源模块用于为FPGA板卡供电；所述时钟模块用于为FPGA板卡提供工作时钟；所述实时容量检测模块用于检测固态磁盘阵列模块的可用空间，判断该空间是否能存储大容量数据；所述固态磁盘阵列模块用于对上位机数据接收/发送模块缓存的数据进行存储；所述波形显示模块用于显示从板卡数据发送/接收模块接收的数据波形；所述自测数据验证模块用于验证所传数据的完整性与准确性。

基于PCIE3.0的大容量高速数据传输与存储方法，其特征在于，提供FPGA板卡发送数据给上位机，上位机发送数据给FPGA板卡，以及自检模式三种数据传输模式，在PCIE3.0接口传输数据前，首先检测接收方剩余存储容量，如果足够，则接收传输数据，否则，反馈给发送方不发送数据。

本发明与现有技术相比，其显著优点为：(1)本发明通过PCIe3.0能够实现8通道下以5.4GB/s的高速率传输数据；(2)本发明可以对数据进行自测试，验证所传数据的完整性与准确性，从而判断系统的工作性能；(3)本发明通过描述符列表的方式开辟不连续存储空间从而完成分散-集中式DMA，提高了传输速度；(4)本发明可以使用磁盘阵列卡组建RAID的方式实现大容量高速数据存储；(5)本发明可以对选择的存储空间进行实时容量检测，从而选择数据存储位置。

附图说明

图1是本发明基于PCIE3.0的高速数据传输与存储系统的结构框图。

图2是本发明上位机模块的操作流程图。

具体实施方式

下面结合附图和具体实施例，进一步阐明本发明方案。