[发明专利]半导体器件及其制造方法

说明书

本发明的实施例提供了一种半导体器件，包括存储器电路和逻辑电路。存储器电路包括字线、位线、公共线和具有连接至字线的栅极、连接至位线的漏极和连接至公共线的源极的存储器晶体管。逻辑电路包括具有栅极、漏极和源极的场效应晶体管(FET)。存储器晶体管具有形成在栅极介电层上的栅电极层，并且栅极介电层包括第一绝缘层和第一铁电(FE)材料层。FET具有形成在栅极介电层上的栅电极层，以及栅极介电层包括第二绝缘层和第二FE材料层。本发明的实施例还提供了形成该半导体器件的方法。

技术领域

本发明的实施例涉及半导体集成电路，更具体地，涉及具有在一个芯片内的铁电存储器电路和逻辑电路的半导体器件及其制造工艺。

背景技术

随着半导体产业已经进入纳米级技术工艺节点以追求更高的器件密度，更高的性能和更低的成本，因此期望将具有各个功能的逻辑电路与非易失性存储器电路结合且合并在一个芯片内。作为非易失性存储器单元，铁电随机存取存储器(FERAM)提供高密度、低功耗、高速度和低制造成本。FERAM与静态随机存取存储器(SRAM)和/或动态随机存取存储器(DRAM)相比的一个优势是其显著的更小的尺寸(SRAM单元的尺寸的约三分之一至约四分之一)。

发明内容

根据本发明的一个方面，提供了一种半导体器件，包括：存储器电路，包括：字线；位线；公共线；和存储器晶体管，具有连接至所述字线的栅极、连接至所述位线的漏极以及连接至所述公共线的源极；以及逻辑电路，包括：场效应晶体管(FET)，具有栅极、漏极和源极，其中：所述存储器晶体管的所述栅极具有形成在栅极介电层上的栅电极层，所述栅极介电层包括第一绝缘层和第一铁电(FE)材料层，以及所述场效应晶体管的所述栅极具有形成在栅极介电层上的栅电极层，所述栅极介电层包括第二绝缘层和第二铁电材料层。

根据本发明的另一个方面，提供了一种用于制造包括存储器电路和逻辑电路的半导体器件的方法，所述方法包括：在衬底中形成隔离区以限定存储器区和逻辑区；在所述存储器区和所述逻辑区上方形成绝缘层；减小所述存储器区的所述绝缘层的厚度；在所述存储器区的减小厚度的所述绝缘层和所述逻辑区的所述绝缘层上方形成铁电(FE)材料层；在所述铁电材料层上方形成导电材料层；图案化所述导电材料层和所述铁电材料层；形成侧壁间隔件层；通过使用栅极替代技术来形成金属栅极结构，从而在所述存储器区中形成存储器栅极结构，并且在所述逻辑区中形成逻辑栅极结构。

根据本发明的又一个方面，提供了一种制造包括存储器电路和逻辑电路的半导体器件的方法，所述方法包括：在衬底中形成隔离区以限定存储器区和逻辑区；在所述存储器区和所述逻辑区上方形成绝缘层；减小所述逻辑区的所述绝缘层的厚度；在所述存储器区的所述绝缘层和所述逻辑区的减小厚度的所述绝缘层上方形成铁电(FE)材料层；在所述铁电材料层上方形成导电材料层；图案化所述导电材料层和所述铁电材料层；形成侧壁间隔件层；通过使用栅极替代技术来形成金属栅极结构，从而在所述存储器区中形成存储器栅极结构，并且在所述逻辑区中形成逻辑栅极结构。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1A示出FERAM单元的示例性电路图，以及图1B示出根据本发明的一个实施例的FERAM单元的示例性截面图。

图2A示出互补金属氧化物半导体(CMOS)反相器电路的示例性电路布局，以及图2B示出根据本发明的一个实施例的CMOS反相器的一个场效应晶体管(FET)的示例性截面图。

图3至图7B示出根据本发明的一个实施例的用于制造具有FERAM电路和逻辑电路的半导体器件的顺序工艺的示例性截面图。

图8至图12B示出根据本发明的另一实施例的用于制造具有FERAM电路和逻辑电路的半导体器件的顺序工艺的示例性截面图。