[发明专利]一种像素驱动电路、显示装置及终端

权利要求书

1.一种像素驱动电路，其特征在于，所述电路包括：发光器件、使能单元、第一晶体管(T1)、第二晶体管(T2)、第三晶体管(T3)、第四晶体管(T4)以及第七晶体管(T7)；

其中，所述发光器件的第一端与所述使能单元的第一端连接，所述发光器件的第二端接地，所述使能单元的第二端输入电源电压V_dd，所述使能单元的第三端与所述第一晶体管(T1)的源极连接，所述使能单元的第四端接收工作电压Vi，所述第一晶体管(T1)的漏极与所述第二晶体管(T2)的源极连接，所述第一晶体管(T1)的栅极接收第一使能信号EM[N+3]，所述第二晶体管(T2)的栅极接收第一扫描信号Scan[N]，所述第二晶体管(T2)的漏极连接灰度数据电压V_data信号，所述第一使能信号EM[N+3]和所述第一扫描信号Scan[N]用于控制所述第一晶体管(T1)的源级接收所述灰度数据电压V_data，所述使能单元的第一端为所述第四晶体管(T4)的漏极，所述第四晶体管(T4)的栅极与第七晶体管(T7)的栅极连接，且所述第四晶体管(T4)的栅极与所述第七晶体管(T7)的栅极的输入信号为第二使能信号EM[N]，所述使能单元的第三端为第三晶体管(T3)的源极与所述第七晶体管(T7)的漏级的连接点；

当所述发光器件发光时，流经所述发光器件的饱和电流与所述电源电压V_dd和所述灰度数据电压V_data相关，所述第一使能信号EM[N+3]与所述第二使能信号EM[N]依序排列且不重叠，在复位阶段与数据写入阶段，所述第一使能信号EM[N+3]为低电平，所述第二使能信号EM[N]为高电平；在发光阶段，所述第一使能信号EM[N+3]为高电平，所述第二使能信号EM[N]为低电平。

2.根据权利要求1所述的电路，其特征在于，

所述使能单元包括第五晶体管(T5)、第六晶体管(T6)以及存储电容(C1)；

其中，所述使能单元的第一端为所述第四晶体管(T4)的漏极，所述使能单元的第二端为所述存储电容(C1)的正极端和所述第七晶体管(T7)的源极的连接点，所述使能单元的第四端为所述第六晶体管(T6)的漏级；

所述存储电容(C1)的正极端连接电源电压V_dd与所述第七晶体管(T7)的源极的连接点，所述存储电容(C1)的负极端连接所述第六晶体管(T6)的源极与所述第三晶体管(T3)的栅极端的连接点；

所述第三晶体管(T3)的栅极与所述第五晶体管(T5)的漏级连接，所述第三晶体管(T3)的源极与所述第七晶体管(T7)的漏级和所述第一晶体管(T1)的漏级的连接点，所述第三晶体管(T3)的漏级连接所述第五晶体管(T5)的源级和所述第四晶体管(T4)的源级的连接点，所述第四晶体管(T4)的漏级连接所述发光器件的正极；

所述第五晶体管(T5)的栅极的输入信号为第一扫描信号Scan[N]；

所述第六晶体管(T6)的栅极的输入信号为第二扫描信号Scan[N-1]，所述第六晶体管(T6)的漏级连接工作电压Vi。

3.根据权利要求1所述的电路，其特征在于，若所述第一使能信号EM[N+3]为高电平且所述第一扫描信号Scan[N]为低电平时，则所述第一晶体管(T1)处于关闭状态且所述第二晶体管(T2)处于导通状态，所述第二晶体管(T2)的漏极输入的信号为灰度数据电压，且所述第七晶体管(T7)的漏级和所述第三晶体管(T3)的源级的连接点的电压值不等于所述灰度数据电压。

4.根据权利要求2所述的电路，其特征在于，所述第二扫描信号Scan[N-1]为低电平时，所述第六晶体管(T6)为导通状态，所述存储电容(C1)用于通过所述第三晶体管(T3)和所述第六晶体管(T6)放电，所述第三晶体管(T3)的源极和漏极悬空。