[发明专利]一种基于纳米级单层阻变膜的忆阻器制备方法

说明书

本发明公开了一种基于纳米级单层阻变膜的忆阻器制备方法，其运用阻变膜在偏压下产生的空穴和电离氧离子为载流子，并依靠其产生量的变化，以实现器件电阻变化的原理，在现有技术的基础上，从简化工艺和改进阻变膜材料配方两方面着手：省略了阻变膜陶瓷材料的预先烧结步骤、并选用金属离子化合价更高、陶瓷烧结温度更低的原料、采用更低的煅烧温度，以使Ca²⁺部分对Bi³⁺进行A位取代，以增加阻变膜内部晶格缺陷和空穴、增大了阻变膜层分子结构的不对称性等技术手段，简化了制备工艺、提高了生产效率、降低了生产能耗和生产成本；同时大幅提升了忆阻器的忆阻性能和成品率。

本申请为申请号201610040620.7、申请日2016年1月21日、发明名称“一种基于纳米级单层Bi_(1-x)Ca_xFeO_3-x/2阻变膜忆阻器的制备方法”的分案申请。

技术领域

本发明涉及一种忆阻器的制备方法，尤其涉及一种基于纳米级单层Bi_(1-x)Ca_xFeO_3-x/2阻变膜忆阻器的制备方法；属于非线性电路应用领域。

背景技术

忆阻器，又名记忆电阻，是继电阻、电容和电感之后出现的第四种无源电路元件。由于其具有非易失性、突触功能和纳米尺度结构，在高密度非易失性存储器、人工神经网络、大规模集成电路、可重构逻辑和可编程逻辑、生物工程、模式识别、信号处理等领域具有巨大的应用前景。并有望为制造存储精度无限、超高存储密度的非易失性存储设备、具有能够调节神经元突触权的人工神经网络和类似人类大脑方式处理与联系信息的模拟式计算机等的发展铺平道路，给计算机的制造和运行方式带来革命性变革。

目前的研究，忆阻性能实现机理划分，可分为基于边界迁移模型、基于电子自旋阻塞模型、基于相变机制，以及基于丝导电机制等几种。

近年来，尽管忆阻器的研究已经取得了较大的进展，但我们也要看到，作为一个基本的电路元件来说，忆阻器的研究可以说是，才刚刚起步，主要表现在以下几个方面：

(1)近年来，不断有新的忆阻材料及忆阻体系报道，但物理实现的忆阻器模型还很少，且相对单一，尚无统一的普适模型对忆阻器行为进行描述。

近年来报道的实物忆阻器大都是针对某类应用或模拟某种功能(如高密度非易失性存储器、Crossbar Latch技术、模拟神经突触)而提出的，大多采用与HP忆阻器相类似的开关模型和工作机理，且制作工艺复杂、成本高，对于研究忆阻器特性、忆阻电路理论以及电子电路设计等不具有一般性和普适性。

(2)目前尚未实现商业化生产。

大多数研究者难以获得一个真正的忆阻器元件，致使很多研究者在研究忆阻器和忆阻电路时，因为缺乏忆阻器元件而无法开展真正物理意义上的硬件实验，更多的是依靠仿真或模拟电路来进行实验研究。然而，忆阻器仿真模型和模拟电路离实际的忆阻器特性相差甚远，用模拟电路进行的硬件实现更多考虑的也是模拟忆阻器数学模型而忽略了忆阻器的本质物理特性。

(3)已报道的实物忆阻器的制备，在原材料选择和制备工艺方法上要求高、条件苛刻，条件一般的实验室或科研单位难以完成相关实物忆阻器元件的制备。