[发明专利]制造半导体装置的方法

说明书

一种制造半导体装置的方法，包括在基板上形成半导体层，直接在所形成的半导体层上形成高介电常数介电层，以及对半导体层、高介电常数介电层、及基板进行退火。半导体层为第Ⅲ‑V族化合物半导体。

技术领域

本揭露内容实施例是关于具有高介电常数介电层的半导体装置及其制造方法。

背景技术

在金属-氧化物-半导体结构中，在由例如高介电常数(high-κ)介电材料形成的氧化层与由例如第Ⅲ-V族材料形成的半导体层之间的界面具有低热稳定性，并且不能够维持于700℃或更高的温度。当处理温度低于700℃时，其严重地阻碍了在晶体管的源极/漏极区域中离子布植的有效活化(activation)及/或源极/漏极再生长以降低欧姆触点电阻。在将高介电常数介电层生长至半导体层上之前，一些研究人员插入介面钝化层(interfacialpassivation layer,IPL)以克服热稳定性问题；然而，较低介电常数的IPL透过减少总介电常数，而减少了使用生长的高介电常数介电层的益处。

另一方面，由于具有高介面密度(interfacial trap densities)，在高介电常数介电层与例如为(In)GaAs层的半导体层的介面处的费米能阶(Fermi level)可能被固定住，这可能导致高效能反转通道(inversion-channel)晶体管失效。

发明内容

根据本揭露内容的多个实施方式，是提供一种制造半导体装置的方法，包含形成半导体层于基板上。直接形成一或多个高介电常数介电层于初形成(as-formed)的半导体层上。退火处理半导体层、一或多个高介电常数介电层及基板，其中半导体层为第Ⅲ-V族化合物半导体。

为使本揭露内容的上述及其他目的、特征和优点更明显易懂，下文特举出较佳实施例，并配合所附附图详细说明如下。

附图说明

当结合随附附图阅读时，自以下详细描述将很好地理解本揭露内容的态样。应注意，根据工业中的标准实务，各特征并非按比例绘制。事实上，出于论述清晰的目的，可任意增加或减小各特征的尺寸。

图1示意性地绘示根据本揭示的实施例的包括具有高介电常数介电层及半导体层的多层结构的金属-氧化物-半导体(MOS)电容器的横截面图；

图2绘示根据本揭示的实施例的用于制造图1所示的MOS电容器的方法的流程图；

图3A绘示MOS电容器的C-V特性，MOS电容器包含通过原子层沉积(ALD)形成作为高介电常数介电层的Y₂O₃层以及作为半导体层的n-GaAs(001)-4x6，在使用ALD形成Y₂O₃层及n-GaAs(001)-4x6之后且在形成电极之前，在He中于900℃退火10秒；

图3B绘示MOS电容器的C-V特性，MOS电容器包含通过原子层沉积(ALD)形成作为高介电常数介电层的Y₂O₃层以及作为半导体层的n-GaAs(001)-4x6，在使用ALD形成Y₂O₃层及n-GaAs(001)-4x6之后且在形成电极之前，在He中于900℃退火60秒；

图3C绘示MOS电容器的C-V特性，MOS电容器包含通过原子层沉积(ALD)形成作为高介电常数介电层的Y₂O₃层以及作为半导体层的n-GaAs(001)-4x6，在使用ALD形成Y₂O₃层及n-GaAs(001)-4x6之后且在形成电极之前，在N2中于900℃退火10秒；