[发明专利]一种过采样式Pipeline SAR-ADC系统

说明书

本发明公开了一种过采样式Pipeline SAR‑ADC系统，包括顺次连接的过采样开关、模数转换系统及数字扩位系统，其中，模数转换系统包括逐次逼近型模数转换模块和寄存器，逐次逼近型模数转换模块的数量为N块，N为大于或等于2的正整数，N块逐次逼近型模数转换模块顺次连接形成N阶，每块逐次逼近型模数转换模块的阶数与其在所有逐次逼近型模数转换模块中输入信号的次序对应，每块逐次逼近型模数转换模块的数字输出端均与寄存器的输入端连接。数字扩位系统包括数字位增加模块和时钟控制模块，数字位增加模块包括级联积分梳状滤波器及与级联积分梳状滤波器连接的移动平均滤波器。本发明使用元器件少，便于实现，成本低，应用时能提升输出速率和分辨率。

技术领域

本发明涉及集成电路技术领域，具体是一种过采样式Pipeline SAR-ADC系统。

背景技术

模数转换器(ADC)作为将模拟信号转换成数字信号的关键器件，在航空航天与防务、汽车应用、软件无线电、消费电子、视频监控与图像采集、雷达通信等领域发挥着至关重要的作用。随着现代技术的不断发展，这些领域对速度和分辨率的要求不断提升，对模数转换器的要求也越来越高。

传统的模数转换器常常采用Pipeline-ADC和SAR-ADC两种结构，其中，Pipeline-ADC结构应用时存在以下缺点：第一、Pipeline-ADC受电容失配的影响较大，这导致Pipeline-ADC分辨率受到很大的限制；第二，Pipeline-ADC需要配备误差修正模块，这会增加ADC的功耗和面积，限制其在工业控制等领域的应用。SAR-ADC结构应用时存在以下缺点：因SAR-ADC采用逐渐逼近式的电压比较方法，导致其无法运用在高速的环境中，即SAR-ADC的采样速率低。

发明内容

本发明的目的在于解决传统模数转换器存在的分辨率低和采样速率低的问题，提供了一种过采样式Pipeline SAR-ADC系统，其具有Pipeline和SAR-ADC结构结合的优点，能提升输出速率和分辨率。

本发明解决上述问题主要通过以下技术方案实现：一种过采样式Pipeline SAR-ADC系统，包括顺次连接的过采样开关、模数转换系统及数字扩位系统，所述模数转换系统包括逐次逼近型模数转换模块和寄存器，所述逐次逼近型模数转换模块的数量为N块，N为大于或等于2的正整数，N块所述的逐次逼近型模数转换模块顺次连接形成N阶，每块逐次逼近型模数转换模块的阶数与其在所有逐次逼近型模数转换模块中输入信号的次序对应，每块逐次逼近型模数转换模块的数字输出端均与寄存器的输入端连接；所述数字扩位系统包括数字位增加模块和时钟控制模块，所述数字位增加模块包括级联积分梳状滤波器及与级联积分梳状滤波器连接的移动平均滤波器；其中，

过采样开关，用于输入模拟信号并采样后输出；

逐次逼近型模数转换模块，用于将输入其内的模拟信号转换成数字信号，并发送至寄存器，其中，第一阶逐次逼近型模数转换模块输入的信号为过采样开关输出的信号；

寄存器，用于接收逐次逼近型模数转换模块输出的数字信号，并将N阶逐次逼近型模数转换模块输出的数字信号组合成流水线形式输出；

时钟控制模块，用于向级联积分梳状滤波器和移动平均滤波器提供时钟信号；

级联积分梳状滤波器，用于接收时钟控制模块发出的时钟信号，并在接收到触发启动时钟信号时接收寄存器输出的数字码，然后进行积分和降频，且在积分过程中实现位数的递增；

移动平均滤波器，用于接收时钟控制模块发出的时钟信号，并在接收到触发启动时钟信号时去除时钟抖动和级联积分梳状滤波器输出数字码的固有噪声，以实现平滑输出。

本发明应用时，由数字位增加模块和时钟控制模块来完成高精度的输出。在具体实施时，将数字码通过级联积分梳状滤波器进行累加的过程实现位数的增加，而不需要很多的存储元件。