[发明专利]叠层封装结构及封装方法

说明书

技术领域

本申请涉及芯片封装技术领域，尤其涉及一种叠层封装结构与封装方法。

背景技术

随着半导体制造技术以及立体封装技术的不断发展，电子器件和电子产品对多功能化和微型化的要求越来越高。在这种小型化趋势的推动下，要求芯片的封装尺寸不断减小。根据国际半导体技术路线图，三维叠层封装技术(POP，package-on-package)能更好地实现封装的微型化。

三维叠层封装具有如下特点：封装体积更小，封装立体空间更大，引线距离缩短从而使信号传输更快，产品开发周期短，投放市场速度快等。三维叠层封装主要应用于移动手机、手提电脑、数码相机等手持设备和数据产品中。

目前已经出现了将三维叠层封装技术应用到影像传感芯片封装领域的实例。现有的影像传感芯片的叠层封装结构如图1所示。其中，影像传感芯片封装体10与控制芯片封装体20的一表面连接，软电路板(FPC)30与控制芯片封装体20的另一相对表面连接在一起，三者形成层叠结构。

在图1所示的影像传感芯片的叠层封装结构中，软电路板(FPC)30以及影像传感芯片封装体10分别设置在控制芯片封装体20的两个表面上，形成三者垂直层叠结构，该软电路板(FPC)30、控制芯片封装体20和影像传感芯片封装体10的厚度均会影响垂直层叠结构的总厚度，导致影像传感芯片的叠层封装结构的厚度较厚，如此不利于电子产品的轻薄化。

发明内容

有鉴于此，本申请提供了一种叠层封装结构及封装方法，以减小影像传感芯片的叠层封装结构的整体厚度。

为了解决上述技术问题，本申请采用了如下技术方案：

一种叠层封装结构，包括：

影像传感芯片封装体、控制芯片封装体以及电路板；

其中，所述影像传感芯片封装体包括第一基板和至少一个影像传感芯片，所述第一基板包括相对的第一表面和第二表面，所述影像传感芯片电连接至所述第一基板的第一表面上；

所述控制芯片封装体包括第二基板和至少一个控制芯片，所述第二基板包括相对的第一表面和第二表面，所述第二基板的第一表面包括第一区域和第二区域，

所述控制芯片位于所述第二基板的第二表面侧，且电连接至所述第二基板的第二表面上；

所述影像传感芯片封装体和电路板均位于所述第二基板的第一表面侧，所述电路板位于所述影像传感芯片封装体的旁侧，所述第一基板的第二表面与所述第二基板的第一表面的第一区域电连接，所述电路板与所述第二基板的第一表面的第二区域电连接。

一种叠层封装方法，包括：

提供影像传感芯片封装体、控制芯片封装体以及电路板；其中，所述影像传感芯片封装体包括第一基板和至少一个影像传感芯片，所述第一基板包括相对的第一表面和第二表面，所述影像传感芯片电连接至所述第一基板的第一表面上；所述控制芯片封装体包括第二基板和至少一个控制芯片，所述第二基板包括相对的第一表面和第二表面，所述第二基板的第一表面包括第一区域和第二区域；所述控制芯片位于所述第二基板的第二表面侧，且电连接至所述第二基板的第二表面上；

将所述影像传感芯片封装体和所述电路板并列设置于所述第二基板的第一表面侧，且将所述第一区域与所述第一基板的第二表面电连接，将所述第二区域与所述电路板电连接。

相较于现有技术，本申请具有以下有益效果：

基于以上技术方案可知，本申请实施利提供的叠层封装结构中，影像传感芯片封装体和电路板位于控制芯片封装体的同一表面侧，并且电路板位于影像传感芯片封装体的旁侧，如此，电路板不会影响整个叠层封装结构的厚度，该叠层封装结构的总体厚度为影像传感芯片封装体和控制芯片封装体的厚度之和，因此，相较于现有技术中的叠层封装结构，本申请实施例提供的叠层封装结构的厚度更薄，平整度更好，结构更简单，降低了工艺难度，有利于影像传感器的小型化。

附图说明

为了清楚地理解本发明和现有技术的方案，下面将描述本发明和现有技术的技术方案所用到的附图做一简要说明。显而易见地，这些附图仅是本发明的部分实施例，本领域技术人员在未付出创造性劳动的前提下，还可以获得其它附图。

图1所示为现有技术中影像传感芯片的叠层封装结构的剖面示意图；

图2A至图2E所示为本申请一实施例提供的影像传感芯片的叠层封装结构的剖面示意图以及俯视图；

图3所示为本申请另一实施例提供的影像传感芯片的叠层封装结构的剖面示意图；

图4所示为本申请又一实施例提供的影像传感芯片的叠层封装结构的剖面示意图；