[发明专利]Ge材料NMOS器件

说明书

技术领域

本发明属于半导体集成电路技术领域，特别涉及一种Ge材料NMOS器件。

背景技术

自1958年Jack Kilby制作了第一块集成电路后，集成电路产业便遵循着摩尔定律迅猛发展。摩尔定律自上世纪六十年代被第一次提出，就一直影响着半导体行业，指导着集成电路的发展。随着工艺技术的不断进步，器件的特征尺寸沿着摩尔定律逐渐缩小，但是当器件尺寸缩小到纳米级别是，传统的缩小器件尺寸的方法变得越来越困难，如何在后摩尔时代使得摩尔定律仍然发挥作用是半导体领域研究的一个重点。

沟道内载流子的迁移率与晶体管的驱动电流相关，随着集成电路速度的增加，必须提高其驱动电流，而提高驱动电流的关键就是将其沟道载流子的迁移率提高，即载流子迁移率的提高能促进半导体刚也快速有效地发展。在实际生产中，伴随着不断缩小的MOS器件特征尺寸，对生产规模也有了更高的要求；同时制造工艺的复杂度也在不断地增加，要想再继续提高沟道内载流子的迁移率，必须通过改进器件的工艺、结构或者利用新材料。

由于Ge的电子迁移率是Si的2.5倍，而应变技术能够更加提升其迁移率的大小，所以应变Ge备受研究者们关注。应变锗技术能够显著提高载流子的迁移率和器件驱动电流，并与当前微电子的主流互补金属氧化物半导体(CMOS)器件工艺兼容。因此应变Ge作为沟道可使电子迁移率大大提高，NMOS工作速度有效提升，并且由应变Ge制备NMOS器件界面特性好，从而成为半导体器件的一个重要研究方向。应变Ge一般是在Si衬底上异质外延生长Si_1-xGe_x薄膜组成的虚衬底上制备的。然而Si_1-xGe_x晶体与衬底之间的晶格失配率随着Ge组分的增加而增加，晶格失配将会使Si_1-xGe_x/Si虚衬底表面粗糙，从而影响应变Ge材料的晶体质量。

因此，制备能有效降低Si_1-xGe_x外延层位错密度，提高外延层的晶体质量的NMOS器件变的越来越重要。

发明内容

为了提高NMOS器件的性能，本发明提供了一种Ge材料NMOS器件；本发明要解决的技术问题通过以下技术方案实现：

本发明的实施例提供了一种Ge材料NMOS器件，包括：。

Si_1-xGe_x/Si虚衬底101；

P型应变Ge沟道层102，设置于所述Si_1-xGe_x/Si虚衬底101表面上；

栅极区103，设置于所述P型应变Ge沟道层102表面上；

源区104和漏区105，设置于所述栅极区103两侧的所述P型应变Ge沟道层102内；

介质层106，设置于所述栅极区103、所述源区104和所述漏区105表面上；

接触电极107，设置于所述源区104和所述漏区105表面上。

在本发明的一个实施例中，所述Si_1-xGe_x/Si虚衬底101包括Si衬底1011和设置于所述Si衬底1011上的Si_1-xGe_x外延层1012，所述Si衬底1011和所述Si_1-xGe_x外延层1012经过激光再晶化工艺处理后形成所述Si_1-xGe_x/Si虚衬底101。

在本发明的一个实施例中，所述激光再晶化工艺为通过激光扫描热处理，将所述Si衬底1011上的所述Si_1-xGe_x外延层1012熔化再结晶，其中，激光功率密度为2.85kW/cm²，激光波长为795nm，激光光斑尺寸10mm×1mm，激光移动速度为20mm/s。

在本发明的一个实施例中，所述Si衬底1011为厚度为2μm的单晶Si。

在本发明的一个实施例中，所述Si_1-xGe_x外延层1012的厚度为450～500nm。

在本发明的一个实施例中，所述P型应变Ge沟道层102的厚度为800～900nm。

在本发明的一个实施例中，所述栅极区103包括HfO₂层1031和TaN层1032。