[发明专利]错误检测码生成电路以及包括其的存储器控制器

权利要求书

1.一种半导体设备的错误检测码生成电路，所述错误检测码生成电路包括：

第一循环冗余校验CRC引擎，被配置为响应于模式信号，基于多个第一单位数据和第一数据总线反转DBI位，使用第一生成矩阵来生成第一错误检测码位，其中第一DBI位中的每个指示第一单位数据的相应位是否被反转，其中模式信号指示码率模式；

第二CRC引擎，被配置为响应于模式信号，基于多个第二单位数据和第二DBI位，使用第二生成矩阵来生成第二错误检测码位，其中第二DBI位中的每个指示第二单位数据的相应位是否被反转；以及

输出选择引擎，被配置为响应于模式信号，通过合并第一错误检测码位和第二错误检测码位来生成最终错误检测码位，

其中第一生成矩阵与第二生成矩阵相同，

其中，当模式信号指定第一码率模式时，输出选择引擎被配置为提供第一错误检测码位作为最终错误检测码位的高位，并且提供第二错误检测码位作为最终错误检测码位的低位，并且

其中，当模式信号指定第二码率模式时，输出选择引擎被配置为通过合并第一错误检测码位和第二错误检测码位的相应位来输出最终错误检测码位。

2.如权利要求1所述的错误检测码生成电路，其中，当模式信号指定第一码率模式时，

第一CRC引擎被配置为通过使用第一生成矩阵来生成第一错误检测码位，

第二CRC引擎被配置为通过使用第二生成矩阵来生成第二错误检测码位。

3.如权利要求1所述的错误检测码生成电路，其中，当模式信号指定第二码率模式时，

第二码率模式包括第一子码率模式和第二子码率模式。

4.如权利要求3所述的错误检测码生成电路，其中，当模式信号指定第一子码率模式时，

第一CRC引擎被配置为通过使用第一生成矩阵来生成第一错误检测码位，

第二CRC引擎被配置为通过使用第二修改矩阵来生成第二错误检测码位，并且

第二修改矩阵是通过反转第二生成矩阵的行的矩阵元素而生成的，其中反转的矩阵元素与第二错误检测码位的最高有效位相关联。

5.如权利要求3所述的错误检测码生成电路，其中，当模式信号指定第二子码率模式时，

第一CRC引擎被配置为通过使用第一生成矩阵来生成第一错误检测码位，

第二CRC引擎被配置为通过使用第二修改矩阵来生成第二错误检测码位，并且

第二修改矩阵是通过反转第二生成矩阵的行的一部分的全部或一些矩阵元素而生成的。

6.如权利要求3所述的错误检测码生成电路，其中，当模式信号指定第二子码率模式时，

第一CRC引擎被配置为通过使用第一修改矩阵来生成第一错误检测码位，

第二CRC引擎被配置为通过使用第二修改矩阵来生成第二错误检测码位，

第一修改矩阵是通过反转第一生成矩阵的行的矩阵元素而生成的，其中反转的第一生成矩阵的矩阵元素与第一错误检测码位的最高有效位相关联，以及

第二修改矩阵是通过反转第二生成矩阵的行的矩阵元素而生成的，其中反转的第二生成矩阵的矩阵元素与第二错误检测码位的最高有效位相关联。