[发明专利]半导体装置及其中的保护电路，以及半导体装置的操作方法

说明书

一种半导体装置，其包含第一导电类型的第一阱、位于第一阱的第一导电类型的第一区、位于第一阱的第二导电类型的多个第二区、位于第一阱的第二导电类型的第三区与第一阻抗负载。其中，位于第一阱的第一导电类型的第一区耦接至第一参考电压端子。位于第一阱的第二导电类型的多个第二区中，多个第二区的一区耦接至第一参考电压端子，以及该多个第二区与第一阱包含在一结构内其操作为第一晶体管。第一阻抗负载耦接在第三区与第二参考电压端子之间。

技术领域

本揭示内容是关于一种半导体装置，特别是关于一种保护电路的半导体装置。

背景技术

闭锁效应(Latch-up)为与互补式金氧半场效晶体管(CMOS)结构有关的常见的问题其包含不想要的传导机制。CMOS集成电路包含寄生P型/N型/P型/N型结构其当P型/N型/P型/N型其中一个接面为正向偏压时有闭锁效应的问题。保护环结构及/或拾起结构被应用至CMOS集成电路去预防闭锁效应问题，但是保护环及/或拾起结构消耗大量布线面积。

发明内容

本揭示内容的实施方式是关于一种半导体装置，其包含第一导电类型的第一阱、位于第一阱的第一导电类型的第一区、位于第一阱的第二导电类型的多个第二区、位于第一阱的第二导电类型的第三区、第一阻抗负载、第二导电类型的第二阱、位于第二阱的第二导电类型的第四区与位于第二阱的第一导电类型的多个第五区。其中，位于第一阱的第一导电类型的第一区耦接至第一参考电压端子。位于第一阱的第二导电类型的多个第二区中，多个第二区的一区耦接至第一参考电压端子，以及该多个第二区与第一阱包含在一结构内其操作为第一晶体管。第一阻抗负载耦接在第三区与第二参考电压端子之间。位于第二阱的第二导电类型的第四区耦接至该第二参考电压端子。位于第二阱的第一导电类型的多个第五区中，多个第五区的一区耦接至第二参考电压端子，以及该多个第五区与第二阱包含在一结构内其操作为第二晶体管。

本揭示内容的实施方式是关于一种半导体装置中的保护电路，其包含第一晶体管、第二晶体管与第一阻抗负载。第一晶体管有第一端子其耦接至第一参考电压端子，第二端子耦接至第二参考电压端子，以及控制端子耦接至第一参考电压端子。第二晶体管有第一端子其耦接至第二参考电压端子，第二端子耦接至第一参考电压端子与第一晶体管的控制端子，以及控制端子耦接至该第二参考电压端子与第一晶体管的第二端子。第一阻抗负载中，第一晶体管还包含第三端子其通过该第一阻抗负载耦接至第二参考电压端子。其中第一晶体管包含第一导电类型的多个第一区、第二导电类型的第一阱与第一导电类型的第二区。第一导电类型的多个第一区中，该些第一区的一区对应至第一晶体管的第一端子。第二导电类型的第一阱对应着第一晶体管的控制端子。第一导电类型的第二区对应着第一晶体管的第三端子。其中第二晶体管包含第二导电类型的多个第二区与第一导电类型的第二阱。第二导电类型的多个第二区中，该些第二区的一区对应至该第二晶体管的第一端子。第一导电类型的第二阱对应着第二晶体管的控制端子。其中第一阱还对应着第二晶体管的第二端子，以及第二阱还对应着第一晶体管的第二端子。

本揭示内容的实施方式是关于一种半导体装置的操作方法，包含以下步骤：(A)从第一参考电压端子通过第一导电类型的多个第一区其中一者，该些第一区位于第二导电类型的第一阱中，再通过该第一阱、位于该第一阱的第一导电类型的第二区、以及耦接于该第二区与第二参考电压端子之间的第一阻抗负载，放电至第二参考电压端子；以及(B)从第二参考电压端子通过位于第一导电类型的第二阱中的第二导电类型的多个第三区其中一者、第二阱、位于该第二阱中的第二导电类型的第四区、以及耦接于第四区与第一参考电压端子之间的第二阻抗负载，放电至第一参考电压端子。其中该些第一区及该第一阱系用以操作为第一晶体管，且该些第三区及该第二阱系用以操作为第二晶体管。

附图说明

通过阅读以下对实施例的详细描述可以更全面地理解本揭示案，参考附图如下：

图1绘示根据本揭示文件的一些实施例中一种电路的示意图；

图2绘示根据本揭示文件的一些其他实施例中一种电路的示意图；