[发明专利]一种实现时钟信号占空比任意调整电路

说明书

技术领域

本发明涉及微电子技术中的时钟生成技术领域，特别是涉及一种应用反馈控制来实现时钟信号占空比的任意调整，该技术使得任意频率任意占空比的时钟信号能够按照不同的应用场合要求调整成所需要占空比时钟而不需要进行分频与逻辑处理，具有更灵活更广泛的应用。

背景技术

大量的电子电路需要使用高质量的时钟信号，如大规模SOC或高速高精度ADC等，不同的应用场合会对时钟信号提出不同的要求，包括频偏、抖动以及占空比等等，本发明主要关注时钟信号的占空比调整。大规模SOC一般要求时钟的占空比为50%，也有特定的应用场合需要时钟占空比为40%或其它，而一般的时钟信号通过晶体振荡器或PLL生成，其占空比不满足应用需要时，就要对时钟信号进行整形，使其输出信号占空比满足要求。

随着集成电路技术和工艺水平的不断发展，芯片上的晶体管以及器件尺寸越做越小，芯片的集成度越来越高，大量模块的集成需要大量的时钟信号，使得集成电路的时钟生成电路的设计难度与复杂度大大提高。

时钟生成电路在集成电路中扮演着至关重要的角色，大规模SOC中常用的时钟生成电路一般由晶振参考源电路产生一个参考频率，然后通过PLL倍频到所需频点。以上电路输出时钟信号常常是固定占空比的，而且受工艺、温度与电压的影响，一般设计能够保证时钟信号的占空比为45%~55%之间，能够满足SOC中大部分的应用场合要求，但在某些应用场景下，如需要40%或35%的占空比时，往往只能通过时钟分频实现，如图1所示。然而时钟分频需要较高的频率，而且精度受限，难以实现任意占空比的要求。基于以上缺点，本发明设计出具有更灵活更广泛应用的占空比调整电路，能够将时钟信号占空比调整成任意需要的范围，对时钟生成的发展是非常有意义的。

发明内容

本发明的目的在于提供一种时钟信号占空比调整电路的结构，该电路结构利用比较反馈的方法，将任意频率的时钟信号的占空比调整到任意需要的范围，而不需要采用分频的方法，该技术使得时钟信号具有更灵活更广泛的应用。

为了实现上述目的，本发明电路包含时钟整形模块、两个反相器、低通滤波模块、电阻分压模块以及反馈调节模块，如图2所示。

该电路包括：时钟整形模块U1、反相器INV1与INV2、低通滤波模块U2、电阻分压模块U3以及反馈调节模块U4。时钟整形模块U1的两个输入端分别是输入时钟信号cki以及反馈调节模块U4的输出信号，其输出为整形后的时钟，然后其中一个经过反相器后输入到低通滤波模块U2，另一个则经过反相器后作为真正的输出时钟cko；低通滤波器U2的输入端即为其中一个反相器的输出时钟，经过滤波器后输出一个时钟的直流分量，然后输入到反馈调节模块U4的负输入端；电阻分压模块U3输出的电压输入到反馈调节模块U4的正输入端，电阻分压系数控制着时钟整形的占空比。反馈调节模块U4实际为一个运算放大器，其比较两个输入端的电压差，然后调整时钟整形模块U1以输出所需占空比的时钟信号，该信号的占空比与电阻分压模块U3的分压系数相关。

根据本发明的实施例，所述时钟整形模块U1包含NMOS管M1、M2、M3、M7与M8，也包含PMOS管M4、M5与M6，另外还有电流源I1。模块中所有NMOS的衬底连接到地，所有PMOS的衬底连接到电源。其中M1、M8的栅极连接到反馈调节模块U4的输出端；M1、M2、M3、M8的源极连接到地；I1的负极、M1的漏极、M2的漏极与栅极、M3的栅极连接在一起；M3的漏极、M4的漏极与栅极、M5的栅极连接到一起；M4、M5的源极与I1的正极连接到电源上；M5的漏极与M6的源极连接到一起；M6的栅极、M7的栅极连接到输入时钟cki上；M6的漏极与M7的漏极连接在一起作为时钟整形模块U1的输出，并连接到反相器INV1与INV2的输入处；M7的源极与M8的漏极相连接，详细可以参考图3所示。

根据本发明的实施例，反相器INV1与反相器INV2的输入端都连接到时钟整形模块U1的输出端，其中反相器INV1的输出即为输出占空比满足目标要求的时钟cko，而反相器INV2的输出则连接到低通滤波模块U2的输入上。

根据本发明的实施例，所述低通滤波检测模块U2包含电阻R1和电容C1，电阻R1的一端接其中一个反相器INV2的输出，电阻R1的另一端连接电容C1和反馈调节模块U4的负输入端，电容C1的另一端接地。