[发明专利]一种光电转换器

权利要求书

1.一种光电转换器，其特征在于，包括总线接口模块、信号处理模块、光纤接口模块以及以及电容调节模块；

所述总线接口模块与信号处理模块的第一端相连，信号处理模块的第二端与光纤接口模块相连，所述电容调节模块与总线接口模块及信号处理模块相连的第一端相连。

2.如权利要求1所述的一种光电转换器，其特征在于，所述总线接口模块包括总线接口(P1)、所述光纤接口模块包括光纤接口(P2)、所述信号处理模块包括总线接口芯片(U1)、信号处理芯片(U2)、信号处理芯片(U3)、电容(C1)、电容(C2)、电阻(R1)以及电阻(R2)；

总线接口(P1)的第二端与总线接口芯片(U1)的第七端相连，总线接口(P1)的第七端与总线接口芯片(U1)的第六端相连，总线接口(P1)的其余引端悬空；总线接口芯片(U1)的第五端以及第八端接地，总线接口(P1)的第一端与信号号处理芯片(U3)的第十二端相连，总线接口(P1)的第二端与信号处理芯片(U3)的第11端相连，总线接口(P1)的第三端与信号处理芯片(U3)的第十端相连，总线接口(P1)的第三端还与总线接口(P1)的第四端相连；信号处理芯片(U3)的第一端、第二端、第三端、第十三端以及第十四端接供电，信号处理芯片(U3)的第四端与信号处理芯片(U2)的第十三端相连，信号处理芯片(U3)的第五端与信号处理芯片(U2)的第十端相连，信号处理芯片(U3)的第七端与信号处理芯片(U3)的第八端相连，信号处理芯片(U3)的第六端以及第九端接地；信号处理芯片(U2)的第十四端接供电，信号处理芯片(U2)的第十二端与信号处理芯片(U2)的第九端相连，信号处理芯片(U2)的第十一端与信号处理芯片(U2)的第八端相连，信号处理芯片(U2)的第一端与电阻(R1)的一端相连，电阻(R1)的另一端与光纤接口(P2)的第二端相连，信号处理芯片(U2)的第二端与光纤接口(P2)的第三端相连，信号处理芯片(U2)的第三端与信号处理芯片(U2)的第四端相连并与光纤接口(P2)的第四端相连，信号处理芯片(U2)的第五端与光纤接口(P2)的第七端相连，信号处理芯片(U2)的第六端与信号处理芯片(U2)的第五端以及电阻(R2)的一端相连，电阻(R2)的另一端与光纤接口(P2)的第八端相连，信号处理芯片(U2)的第七端接地；光纤接口(P2)的第一端以及第九端接地，光纤接口(P2)的第五端与电容(C1)的一端相连，电容(C1)的另一端接地，光纤接口(P2)的第六端与电容(C2)的一端相连，电容(C2)的另一端接地；

总线接口芯片(U1)用于获取总线接口(P1)传输的电信号并发送到信号处理芯片(U3)；

信号处理芯片(U3)用于获取获取总线接口(P1)传输的电信号并将所述电信号转换为光纤信号并发送到信号处理芯片(U2)；

信号处理芯片(U2)用于预设延时信号，并在获取所述光纤信号后根据所述延时信号延时发送所述光纤信号到光纤接口(P2)。

3.如权利要求1所述的一种光电转换器，其特征在于，所述电容调节模块包括电容(C3)、电容(C4)、电容(C5)、电容(C6)、电容(C7)、电容(C8)、电容(C9)、电容(C10)以及电容可调开关(S1)；

电容(C3)的一端与电容可调开关(S1)的第一端相连，电容(C4)的一端与电容可调开关(S1)的第二端相连，电容(C5)的一端与电容可调开关(S1)的第三端相连，电容(C6)的一端与电容可调开关(S1)的第四端相连，电容(C7)的一端与电容可调开关(S1)的第五端相连，电容(C8)的一端与电容可调开关(S1)的第六端相连，电容(C9)的一端与电容可调开关(S1)的第七端相连，电容(C10)的一端与电容可调开关(S1)的第八端相连，电容(C3)、电容(C4)、电容(C5)、电容(C6)、电容(C7)、电容(C8)、电容(C9)、电容(C10)的另一端接地；电容可调开关(S1)的第11端、电容可调开关(S1)的第13端、电容可调开关(S1)的第15端以及电容可调开关(S1)的第17端与总线接口芯片(U1)的第七端相连，电容可调开关(S1)的第12端、电容可调开关(S1)的第14端、电容可调开关(S1)的第16端以及电容可调开关(S1)的第18端与总线接口芯片(U1)的第六端相连；电容可调开关(S1)的第九脚以及第十脚悬空；

电容可调开关(S1)用于根据所输入的容抗信号调节所述信号的容抗。

4.如权利要求1所述的一种光电转换器，其特征在于，所述一种光电转换器还包括电阻调节模块，所述电阻调节模块与所述电容调节模块、所述总线接口模块及所述信号处理模块的第一端相连；

其中，所述电阻调节模块包括电阻(R3)、电阻(R4)、电阻(R5)、电阻(R6)、电容(C11)以及电阻可调开关(S2)；

电阻(R3)的一端与电阻可调开关(S2)的第六端相连，电阻(R3)的另一端与电容(C11)的一端相连；电阻(R4)的一端与电阻可调开关(S2)的第七端相连，电阻(R4)的另一端与电容(C11)的一端相连；电阻(R5)的一端与电阻可调开关(S2)的第八端相连，电阻(R5)的另一端与电容(C11)的一端相连；电阻(R6)的一端与电阻可调开关(S2)的第八端相连，电阻(R6)的另一端与电容(C11)的一端相连，电容(C11)的的另一端接地；电阻可调开关(S2)的第十端以及第十二端与总线接口芯片(U1)的第七端相连，电阻可调开关(S2)的第十一端以及第十三端与总线接口芯片(U1)的第六端相连；

电阻可调开关(S2)用于根据所输入的阻抗信号调节所述信号的阻抗。