[发明专利]一种基于FPGA的自主可控PCI总线控制器

说明书

本发明公开了一种基于FPGA自主可控的PCI总线控制器，包括：本地数据总线模块(1)、奇偶校验模块(2)、地址命令锁存模块(3)、基地址检查模块(4)、读状态模块(5)、写状态模块(6)、配置空间模块(7)、低位地址逻辑模块(8)和中断控制模块(9)。本发明实现了32位PCI总线到局部总线的逻辑转换，局部总线带宽支持8位、16位和32位，同时支持5路外部中断。本发明不仅能够实现测试总线技术的自主可控，提高了可靠性，还可以将PCI测试板卡的接口控制器和数据处理器合二为一，减少了元器件数量和布板面积，降低了成本，提高了集成度。

技术领域

本发明涉及一种PCI总线控制器，特别是一种基于FPGA的自主可控PCI总线控制器。

背景技术

近年来，基于PCI总线发展起来的CPCI，即Compact PCI总线，以其较高的传输速度，很好的兼容性和较高的可靠性，在航空、航天以及工业测试设备中得到了广泛的应用。

传统的PCI总线控制器，大都采用PCI协议芯片，如PCI9052、PCI9054，测试技术应用往往还需要FPGA或者DSP处理器，以实现特定的测试功能。这样不仅增加了CPCI测试板块的元器件数量，大大增加了成本，而且不能满足用户对测试设备小型化的需要。

因此，通过可编程设计技术，将PCI总线控制与数据处理器合二为一，是实现集成化设计的重要方法。当前PCI总线控制器一般通过FPGA厂商提供的IP核来实现，如Xilinx公司的LogiCore或者Altera公司的MegaCore，这些IP核均以“黑盒”方式提供，难以满足当前航空、航天国防领域对自主可控技术要求。

发明内容

本发明目的在于提供一种基于FPGA的自主可控PCI总线控制器，解决传统CPCI测试板卡接口电路依赖国外IC或IP核、集成化较低，且不能自主可控的问题。

一种基于FPGA的自主可控PCI总线控制器，包括：本地数据总线模块、奇偶校验模块、地址命令锁存模块、基地址检查模块、读状态模块、写状态模块、配置空间模块、低位地址逻辑模块和中断控制模块。

本地数据总线模块的功能为：依据PCI总线协议，实现数据总线由PCI总线到局部总线的转换。根据地址命令锁存模块译码出的结果，确定读写操作，设计数据总线输入接口和数据总线输出接口，以方便局部端设备使用。

奇偶校验模块的功能为：按照PCI总线协议，对数据地址总线和命令字进行数据偶校验。在地址段后一个时钟，校验信号稳定并有效。对于数据段，在写数据传输中，校验信号在IRDY#有效后一个时钟稳定并有效；而对于读数据传送中，校验信号在TRDY#有效后一个时钟稳定并有效。一旦PAR有效后，它保持有效直到当前数据段完成后一个时钟。

地址命令锁存模块的功能为：从PCI总线上获得地址和命令字，地址作为局部总线地址，同时将地址和命令字给基地址检查模块进行检查。

基地址检查模块的功能为：根据地址命令锁存模块和配置空间模块反馈的信息，确定PCI总线上的地址和命令字的合法性；根据命令字选择向读状态模块或者写状态模块发送启动命令。

读状态模块的功能为：根据基地址检查模块提供的命令字和地址信息和PCI总线控制信号，完成读操作；读操作模式包括：配置读、存储器读以及IO读。

写状态模块的功能为：根据基地址检查模块提供的命令字和地址信息和PCI总线控制信号，完成写操作，包含配置写、存储器写以及IO写操作三种模式。

配置空间模块的功能为：配合读状态模块和写状态模块完成PCI总线配置读写，配置空间的配置信息通过参数的形式提供，用户通过简单地修改参数即可完成访问空间申请和空间类型的确定。

低位地址逻辑模块的功能为：通过对命令字进行译码，确定总线访问的带宽和低位地址信息，以实现32位PCI总线操作到8位和16位低位总线操作的转换。