[发明专利]使表面光滑的方法

说明书

本发明涉及使表面光滑的方法。根据本发明，提供一种使硅衬底的表面光滑的方法，该方法包括以下步骤：提供具有后侧表面的硅衬底，其中硅衬底已被研磨以使后侧表面具有相关粗糙度；以及使用等离子体蚀刻处理使硅衬底的后侧表面光滑；其中等离子体蚀刻处理包括以下步骤：执行第一等离子体蚀刻步骤，该第一等离子体蚀刻步骤形成从后侧表面竖立的多个突起；以及执行第二等离子体蚀刻步骤，该第二等离子体蚀刻步骤至少部分地蚀刻突起，以提供呈现镜面反射的光滑后侧表面。

技术领域

本发明涉及一种使硅衬底的表面光滑的方法。

背景技术

在许多半导体应用中，期望在薄的硅衬底上制造器件。对于该期望的原因包括形状因数和性能考虑。在实践中，通常在传统的硅晶圆上形成器件。例如，300mm直径的硅晶圆通常为大约765微米厚。一旦器件制造步骤完成，则使用传统的研磨设备将晶圆研磨成最终器件厚度。去除的速率和表面光洁度可通过标准程序控制，但这两个因素都取决于使用的磨轮和研磨剂。一旦研磨步骤完成，则对研磨的表面抛光，以满足器件制造商的要求的规格。抛光步骤还可去除已被激进的研磨操作损坏的材料。进而，这可提高衬底和最终生产的管芯(die)的机械性能。

对于垂直堆叠的半导体管芯，晶圆被研磨以在将器件集成在三维堆叠中之前去除大部分晶圆厚度。在诸如硅通孔技术(TSV)的一些方案中，在研磨步骤中去除大部分硅之后，通过等离子体或湿式蚀刻‘通孔暴露’步骤暴露埋藏的铜TSV。

研磨处理产生对眼睛可见且还对检查设备可见的放射状刮擦图案。这可导致伪缺陷检测并因此导致产量损失。刮痕的深度小于100nm，但是对肉眼适度可见。因此，需要提高研磨晶圆的表面光洁度，以能够随后使用传统光学检查设备。对于该问题的目前的方案依赖于化学机械平面化(CMP)，以在等离子体蚀刻步骤之前去除刮痕。CMP处理是昂贵、费时的，且遭受可重复性问题。一种研究认为TSV暴露处理的成本的几乎50％与CMP相关(http://www.3dincites.com/2016/03/cost-analysis-of-a-wet-etch-tsv-reveal-process/)。

从前述讨论，可以看出，需要消除研磨硅衬底的处理中的CMP步骤。这将具有消除相关且昂贵的CMP设备和消耗品的期望效果。问题在于消除CMP步骤，同时至少获得处理的硅衬底的可接受的光滑度。

发明内容

本发明在其实施例中的至少一些实施例中解决了上述期望和问题。

根据本发明的第一方面，提供一种使硅衬底的表面光滑的方法，该方法包括以下步骤：

提供具有后侧表面的硅衬底，其中硅衬底已被研磨以使后侧表面具有相关粗糙度；以及

使用等离子体蚀刻处理使硅衬底的后侧表面光滑；

其中等离子体蚀刻处理包括以下步骤：

执行第一等离子体蚀刻步骤，该第一等离子体蚀刻步骤形成从后侧表面竖立的多个突起；以及

执行第二等离子体蚀刻步骤，该第二等离子体蚀刻步骤至少部分地蚀刻突起，以提供呈现镜面反射的光滑后侧表面。

按照这种方式，能够避免不期望的CMP步骤，同时至少实现可接受的结果。通常，在不执行CMP步骤的情况下执行本发明。

典型地，执行第二蚀刻步骤以基本上去除突起。

第一等离子体蚀刻步骤和第二等离子体蚀刻步骤可交替地重复。第一等离子体蚀刻步骤和第二等离子体蚀刻步骤可交替地重复任何次数，以实现期望的光洁度。

替代地，可执行单个第一等离子体蚀刻步骤和/或单个第二等离子体蚀刻步骤。

第一等离子体步骤可以是各向同性蚀刻处理。

第一等离子体蚀刻步骤可以不使用RF偏置来执行。