[发明专利]一种屏蔽栅功率器件及制造方法

说明书

本发明属于半导体芯片技术领域，提供了一种屏蔽栅功率器件及制造方法，屏蔽栅功率器件中包括了半导体衬底、外延层、氧化层、场板、栅极、栅极氧化层、层间绝缘层、源极、通孔、离子注入区、沟道区；氧化层位于场板与外延层之间，氧化层至少包括第一氧化层和第二氧化层，第一氧化层具有第一厚度，第二氧化层具有第二厚度，第一氧化层靠近栅极氧化层，第二氧化层靠近半导体衬底，第二厚度大于第一厚度；通过采用较薄的第一氧化层使得场板在低压状态下便开始发挥对漂移区的耗尽作用，而第二氧化层的厚度保持不变使得屏蔽栅功率器件承受的击穿电压不发生改变，避免了屏蔽栅功率器件击穿电压的降低。

技术领域

本发明涉及半导体芯片技术领域，尤其涉及一种屏蔽栅功率器件及制造方法。

背景技术

目前，随着半导体集成电路的不断发展，屏蔽栅功率器件已成为一种用途广泛的功率器件。屏蔽栅功率器件中通常设置场板来降低漂移区的电场，从而降低器件的栅漏耦合电容、导通电阻以及获得更高的击穿电压，其具体作用是与漂移区进行横向耗尽，帮助漂移区进行耗尽，从而在不降低器件击穿电压的情况下大幅提升漂移区的掺杂浓度，从而降低器件的比导通电阻。

然而，氧化层的厚度决定了屏蔽栅器件的击穿电压，击穿电压越高，氧化层的厚度越厚，但是若氧化层过厚，会使得场板发生作用时的电压增加，此时，场板对漂移区的耗尽只有在漏极电压比较高时才发挥作用，而当场板不发挥作用时，仅仅是由P型的沟道区对漂移区进行垂直耗尽，此时，没有场板对漂移区的耗尽作用，屏蔽栅功率器件容易在低压状态下便被击穿，造成击穿电压的降低。

发明内容

本发明的目的在于提供一种屏蔽栅功率器件及制造方法，可以使得屏蔽栅功率器件中的场板在低压状态下便可以对漂移区进行耗尽，避免了屏蔽栅功率器件击穿电压的降低。

本发明提供的屏蔽栅功率器件至少包括：半导体衬底、外延层、氧化层、场板、栅极、栅极氧化层、层间绝缘层、源极、通孔、离子注入区、沟道区；所述氧化层位于场板与外延层之间，所述氧化层至少包括第一氧化层和第二氧化层，所述第一氧化层具有第一厚度，所述第二氧化层具有第二厚度，所述第一氧化层靠近栅极氧化层，所述第二氧化层靠近半导体衬底，所述第二厚度大于所述第一厚度。

优选地，所述氧化层还包括第三氧化层，所述第三氧化层位于所述第一氧化层和所述第二氧化层之间，所述第三氧化层与所述第一氧化层和所述第二氧化层接触，所述第三氧化层具有第三厚度，所述第三厚度小于所述第二厚度，所述第三厚度大于所述第一厚度。

优选地，所述第一氧化层与所述第二氧化层之间还包括第四氧化层，所述第四氧化层的厚度小于所述第二厚度且大于所述第一厚度，所述第四氧化层具有多个厚度，与所述第二氧化层接触的所述第四氧化层的厚度大于与所述第一氧化层接触的所述第四氧化层的厚度，所述第四氧化层在沿着所述第二氧化层向所述第一氧化层的方向上的厚度逐渐变小。

优选地，所述离子注入区的深度小于所述沟道区的深度。

优选地，所述栅极氧化层位于所述栅极与所述沟道区和所述源极之间，所述栅极的深度大于所述沟道区的深度。

优选地，所述器件还包括场板氧化层，所述场板氧化层位于所述栅极与所述场板之间以及所述栅氧化层与所述第一氧化层之间，以隔离所述场板与所述栅极，所述场板与所述源极相连。

为了解决上述问题，本发明还提出了一种屏蔽栅功率器件的制造方法，包括以下步骤：

步骤一、在半导体衬底上形成外延层；

步骤二、采用沟槽掩膜板在所述外延层上刻蚀形成深槽，对所述深槽进行第一次氧化；

步骤三、对所述深槽进行第二次氧化生长形成氧化层；