[发明专利]具有集成电子熔丝的半导体装置及其形成方法

说明书

本发明涉及集成电子熔丝，其中，一种半导体装置包括位于互连结构上方并横向偏离该互连结构的金属薄膜例如eFUSE或精密电阻器。第一介电层设于该互连结构上方以及可选地于该金属薄膜下方，并用以在图案化该金属薄膜期间防止蚀刻该互连结构。穿过设于该金属薄膜上方及该互连上方的第二介电层建立至该金属薄膜及该互连的接触。

技术领域

本申请通常涉及半导体装置，尤其涉及具有电子可编程熔丝(electronicallyprogrammable fuse；eFUSE)的半导体装置及其制造方法。

背景技术

电子可编程熔丝(eFUSE)在集成电路(integrated circuit；IC)中被用作被动装置以针对不同的功能编程电路。为降低制造成本，芯片上的晶体管及其它元件可与其它晶体管、存储器(memory)阵列及类似物(包括用于编程的链接组件)初始连接。在完成标准化半导体芯片以后，利用输入数据可客制化该芯片(也就是，编程)。

使用eFUSE编程通常包括使大电流通过该eFUSE，以断开该eFUSE结构，从而导致永久电性开路。eFUSE也可经配置以电性修复IC产品内的故障。eFUSE使用电迁移来形成开路以及修复。

在编程期间，对于给定的施加电压，如果eFUSE电阻(R)太高，电流可能不足以熔断熔丝且装置功能不会如期望那样实现。因此，期望至原始制造的eFUSE的电性连接稳健，以允许高效且有效地编程集成电路。

在许多装置架构中，同时形成至eFUSE及其它IC元件的电性连接。几何效应、蚀刻选择性以及其它因素为成功集成eFUSE架构与其它IC架构带来挑战。例如，在同时蚀刻eFUSE接触与晶体管沟槽硅化物接触期间，已观察到eFUSE金属薄膜的过蚀刻(或刨削(gouging))。

发明内容

需要改进的结构及方法以在IC制造流程中集成eFUSE及其它金属薄膜架构。依据本申请的实施例，一种半导体装置包括：互连结构，设于该互连结构的暴露表面上方的第一介电层，可选地设于该第一介电层上方并横向偏离该互连结构的图案化金属薄膜，以及设于该图案化金属薄膜上方以及于横向偏离该图案化金属薄膜的该第二介电层的暴露表面上方(也就是，该互连结构上方)的第二介电层。

一种形成半导体装置的方法包括：在互连结构的暴露表面上方形成第一介电层，横向偏离该互连结构形成图案化金属薄膜，以及在该图案化金属薄膜上方及该互连结构上方(也就是，直接在该第一介电层的一部分上方)形成第二介电层，以使位于该图案化金属薄膜上方的该第二介电层的厚度及蚀刻速率与位于该互连结构上方的该第一介电层及该第二介电层的组合厚度及组合蚀刻速率相差小于25％。

蚀刻第一过孔开口穿过该第二介电层，以暴露该图案化金属薄膜的顶部表面，以及蚀刻第二过孔开口穿过该第二介电层，以暴露该互连结构的顶部表面。在该第一过孔开口内形成与该图案化金属薄膜电性接触的第一接触，以及在该第二过孔开口内形成与该互连结构电性接触的第二接触。在蚀刻期间，位于该互连结构上方的该第二介电层及该第一介电层的平均蚀刻速率是位于该图案化金属薄膜上方的该第二介电层的平均蚀刻速率的25％以内。

一种半导体装置包括：设于互连结构的暴露表面上方的第一介电层，横向偏离该互连结构的图案化金属薄膜，以及设于该图案化金属薄膜上方以及于横向偏离该图案化金属薄膜的该第一介电层的暴露表面上方的第二介电层。第一接触延伸穿过该第二介电层并与该图案化金属薄膜电性接触。第二接触延伸穿过该第二介电层及该第一介电层并与该互连结构电性接触，其中，位于该图案化金属薄膜上方的该第二介电层的厚度与位于该互连结构上方的该第一介电层及该第二介电层的组合厚度相差小于25％。

附图说明

下面有关本申请的具体实施例的详细说明与下面的附图结合阅读时可被最好地理解，附图中，类似的附图标记表示类似的结构，且其中：

图1显示包括eFUSE金属薄膜及沟槽硅化物接触的比较半导体装置的一部分的示意剖视图；