[发明专利]高压电阻器件

说明书

本发明实施例涉及一种能够使用小覆盖区接收高压的高压电阻器件以及相关的制造方法。在一些实施例中，高压电阻器件具有包括第一掺杂类型的第一区的衬底和布置在第一区上方的衬底内并具有第二掺杂类型的漂移区。具有第一掺杂类型且横向接触漂移区的主体区；在漂移区内布置具有第二掺杂类型的漏极区，以及隔离结构，位于漏极区和主体区之间的衬底上方。电阻器结构位于隔离结构上方并且具有连接至漏极区的高压端子和连接至隔离结构上方的栅极结构的低压端子。

技术领域

本发明实施例涉及一种高压电阻器件。

背景技术

现代集成芯片使用各种各样的器件来实现不同的功能。通常，集成芯片包括有源器件和无源器件。有源器件包括晶体管(例如，MOSFET)，而无源器件包括电感器、电容器和电阻器。电阻器广泛应用于诸如RC电路、电源驱动器、功率放大器、RF应用等的许多应用中。

发明内容

根据本发明的一些实施例，提供了一种高压电阻器件，包括:衬底，包括具有第一掺杂类型的第一区；漂移区，布置在所述第一区上方的所述衬底内并且具有第二掺杂类型；主体区，具有所述第一掺杂类型并横向接触所述漂移区；漏极区，布置在所述漂移区内并且具有所述第二掺杂类型；隔离结构，位于所述漏极区和所述主体区之间的所述衬底上方；以及电阻器结构，位于所述隔离结构上方，并且具有连接至所述漏极区的高压端子和连接至所述隔离结构上方的栅极结构的低压端子。

根据本发明的另一些实施例，还提供了一种高压电阻器件，包括:衬底，包括具有第一掺杂类型的第一区；RESURF(降低的表面电场)漂移区，具有第二掺杂类型，沿p-n结接触所述第一区；隔离结构，位于所述RESURF漂移区上方；漏极区，具有所述第二掺杂类型且设置在所述RESURF漂移区内，其中，所述漏极区具有与所述p-n结分离的最低边界；以及电阻器结构，位于所述隔离结构上方，其中，所述电阻器结构具有高压端子和低压端子，所述高压端子靠近所述隔离结构的面向所述漏极区的第一侧，所述低压端子靠近所述隔离结构的远离所述漏极区的第二侧。

根据本发明的又一些实施例，还提供了一种形成高压电阻器件的方法，包括：确定与将施加到电阻器结构的期望电压值相对应的隔离结构的宽度；在衬底内形成RESURF漂移区，其中，所述RESURF漂移区包括第二掺杂类型并接触具有第一掺杂类型的下面的所述衬底的第一区；形成主体区，所述主体区具有所述第一掺杂类型并横向接触所述RESURF漂移区；在所述RESURF漂移区上方形成所述隔离结构，其中，所述隔离结构具有在第一侧和面向所述主体区的相对的第二侧之间延伸的宽度；以及在所述隔离结构上方形成所述电阻器结构，其中，所述电阻器结构具有靠近所述第一侧的高压端子和靠近所述第二侧的低压端子。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1示出高压电阻器件的一些实施例的截面图。

图2示出电压作为所公开的高压电阻器件的RESURF漂移区和电阻器结构内的位置的函数的曲线图的一些实施例。

图3A至图3B示出所公开的高压电阻器件的一些额外的实施例。

图4A至图4B示出描述所公开的高压电阻器件的运行特性的曲线图的一些实施例。

图5示出所公开的高压电阻器件的一些额外的实施例的截面图。

图6A至图6D示出所公开的高压电阻器件的一些额外的实施例。

图7至图13示出形成所公开的高压电阻器件的方法的一些实施例的截面图。

图14示出形成所公开的高压电阻器件的方法的一些实施例的流程图。

具体实施方式