[发明专利]集成电路及离散式锥形内连线

说明书

本发明公开一种集成电路及离散式锥形内连线。离散式锥形内连线在集成电路内的第一电子电路与第二电子电路之间形成内连线。所述离散式锥形内连线包括：第一组的多个平行导体，位于半导体层堆叠的各金属层中的第一金属层中；以及第二组的多个平行导体，位于所述半导体层堆叠的各金属层中的第二金属层中。随着所述离散式锥形内连线在所述第一电子电路及/或所述第二电子电路之间穿越，所述第一组的多个平行导体有效地使所述离散式锥形内连线呈锥形。所述离散式锥形内连线的此种锥形可为不对称性锥形或对称性锥形。所述第二组的多个平行导体被构形及排列成在所述第一组的多个平行导体中的各种平行导体之间形成各种内连线。

技术领域

本发明的实施例是关于一种集成电路(IC)工艺，特别是集成电路及离散式锥形内连线。

背景技术

半导体制作工艺的持续改进已使得制造商及设计者能够形成更小且更强大的电子装置。半导体装置制作已从在1971年左右所达到的10μm半导体制作工艺发展到在2012年左右所达到的22nm半导体制作工艺。预期半导体装置制作在2019年左右会进一步发展到5nm半导体制作工艺。随着半导体制作工艺的每一次发展，集成电路的组件已变得更小，从而使得能够将更多的组件制作到半导体衬底上。然而，随着半导体制作工艺的每一次发展，在形成集成电路时已显露出了新的挑战。一项此种新的挑战与集成电路内的各种电路之间的内连线有关。对于较先进的技术节点(例如5nm半导体制作工艺)，内连线的电阻及/或电容可能为大的且可能使在内连线内传播的信号的电特性降级。

发明内容

本发明的实施例中详细说明一种集成电路。集成电路包括第一电子电路、第二电子电路、以及离散式锥形内连线。离散式锥形内连线耦合在所述第一电子电路与所述第二电子电路之间。离散式锥形内连线包括多个导体中的第一组平行导体以及所述多个导体中的第二组平行导体。述多个导体中的第一组平行导体位于半导体堆叠的多个金属层中的第一金属层中，所述第一组平行导体被构形及排列成使所述第一组平行导体在所述第一电子电路与所述第二电子电路之间形成离散式锥形。所述多个导体中的第二组平行导体位于所述半导体堆叠的所述多个金属层中的第二金属层中，所述第二组平行导体被构形及排列成在所述第一组平行导体中提供多个内连线。

本发明的实施例中详细说明一种不对称性离散式锥形内连线，其包括多个导体中的第一组平行导体以及所述多个导体中的第二组平行导体。所述第一组平行导体位于半导体堆叠的多个金属层中的第一金属层中。所述第一组平行导体中的每一导体被表征为具有多个长度中的长度，所述多个长度彼此不同以使所述第一组平行导体形成不对称性离散式锥形。所述第二组平行导体位于所述半导体堆叠的所述多个金属层中的第二金属层中。所述第二组平行导体被构形及排列成在所述第一组平行导体中提供多个内连线。

本发明的实施例中详细说明一种对称性离散式锥形内连线，其包括多个导体中的第一组平行导体以及所述多个导体中的第二组平行导体。所述第一组平行导体位于半导体堆叠的多个金属层中的第一金属层中。所述第一组平行导体被表征为包括多个导体群组，所述多个导体群组中的每一导体群组包括所述第一组平行导体中的至少两个导体。所述多个导体群组中的每一导体群组被表征为具有多个长度中的长度，所述多个长度彼此不同以使所述第一组平行导体形成对称性离散式锥形。所述多个导体中的第二组平行导体位于所述半导体堆栈的所述多个金属层中的第二金属层中。所述第二组平行导体被构形及排列成在所述第一组平行导体中提供多个内连线。

附图说明

结合附图阅读以下详细说明，会最佳地理解本发明的各方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。

图1说明根据本发明示例性实施例的示例性集成电路的框图。

图2说明根据本发明示例性实施例的示例性集成电路的第一示例性离散式锥形内连线的电子架构设计。

图3说明根据本发明示例性实施例的示例性集成电路的第二示例性离散式锥形内连线的电子架构设计。