[发明专利]一种OpenGL新建显示列表电路在审
申请号: | 201711281040.8 | 申请日: | 2017-12-06 |
公开(公告)号: | CN107958438A | 公开(公告)日: | 2018-04-24 |
发明(设计)人: | 郝冲;牛少平;邓艺;魏艳艳;韩一鹏 | 申请(专利权)人: | 中国航空工业集团公司西安航空计算技术研究所 |
主分类号: | G06T1/60 | 分类号: | G06T1/60 |
代理公司: | 中国航空专利中心11008 | 代理人: | 王迪 |
地址: | 710000 *** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 opengl 新建 显示 列表 电路 | ||
1.一种OpenGL新建显示列表电路,其特征在于,包括:预译码写接口(1)、写数据拼接(2)、写缓冲FIFO(3)、AXI逻辑接口(4);
预译码写接口(1),对于预译码单元(5)发送的新建列表使能信号进行检测,当检测到新建列表使能信号有效时,设置OpenGL新建显示列表电路中新建列表状态有效;从预译码单元(5)获取新建列表在DDR(6)中的列表数据以及字使能信息,将列表数据以及字使能信息发送给写数据拼接(2);
写数据拼接(2),将接收到的列表数据以及字使能信息组装为264b的FIFO写数据,当264b数据组装完毕或者预译码单元(5)译码到结束列表的命令,则将组装的数据写入到写缓冲FIFO(3);
写缓冲FIFO(3),在新建列表状态有效时,若pfull指示信号有效或者预译码单元(5)译码到结束列表的命令,则将写缓冲FIFO(3)中的缓冲数据发送给AXI逻辑接口(4);
AXI逻辑接口(4),将来自写缓冲FIFO(3)的缓冲数据按照AXI标准接口写入到DDR(6)中。
2.如权利要求1所述的一种OpenGL新建显示列表电路,其特征在于,
写缓冲FIFO(3)的FIFO深度为32b,数据宽度为264b,pfull的大小设置为16;数据的高8b作为低256b的字使能。
3.如权利要求1所述的一种OpenGL新建显示列表电路,其特征在于,
AXI逻辑接口(4)将组装的数据写入DDR(6)中的过程包括:
首先AXI逻辑接口向DDR(6)发送1b的写地址有效信号、4b的写通道ID、30b的写地址信息、4b的写burst长度,等待收到DDR(6)回复的1b写通道就绪信号响应后,即可发起一个burst长度的数据传输,将1b的写有效信号、8b的写数据字使能、256b的列表数据以及1b的写末尾信号发送给DDR(6),DDR(6)接收后回复1b的写就绪信号,完成一次传输。
4.如权利要求3所述的一种OpenGL新建显示列表电路,其特征在于,
写地址信息产生的方法如下:首个读地址由“基地址”+“预译码单元发送的地址偏移”产生,其后的地址根据上一次写入DDR(6)的burst长度进行更新。
5.如权利要求3所述的一种OpenGL新建显示列表电路,其特征在于,
写burst长度的产生方式如下:如果是pfull发起的写DDR请求,则burst长度为4'b1111;如果发送到显示列表的末尾,则burst长度为写缓冲FIFO(3)中余下的数据个数。
6.如权利要求1所述的一种OpenGL新建显示列表电路,其特征在于,
将接收到的128b数据以及对应的4b字使能组装为264b的FIFO写数据的方法如下:当收到的nlist_wr_wden有效时,将其依次放在wr_data_tmp的空字段上,并同时设置相应的wr_data_wden为1;当8个字的使能全为1,或者当前命令为列表中的最后一条命令时,将字使能和数据一同写入写缓冲FIFO(3)。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国航空工业集团公司西安航空计算技术研究所,未经中国航空工业集团公司西安航空计算技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711281040.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种多GPU大分辨率多屏图形分块并行渲染方法
- 下一篇:图像处理方法及装置