[发明专利]一种非易失三维存储器的控制电路

说明书

本发明公开了一种非易失三维存储器的控制电路，该控制电路包括：电压生成电路、电平检测电路、充电电路以及放电电路；电压生成电路用于为三维存储器字线提供电压；充电电路用于为三维存储器字线进行充电；放电电路用于为三维存储器字线进行放电；电平检测电路用于检测三维存储器中的字线电压是否偏离目标电压，当字线电压低于目标电压时，三维存储器通过充电电路进行充电，当字线电压高于目标电压时，三维存储器通过所述放电电路进行放电。该控制电路有效消除了三维存储器字线电压扰动，防止三维存储器因工艺偏差和偏置电压控制时序导致的字线电压耦合问题，大幅度缩短了字线电压稳定时间，显著提高了三维存储器的读写效率。

技术领域

本发明涉及半导体集成电路的非易失存储器技术领域，更具体地说，尤其涉及一种非易失三维存储器的控制电路。

背景技术

随着科学技术的不断发展，各种各样的存储器已广泛应用于人们的日常生活以及工作中。

基于三维存储器，参考图1，其中，n为大于1的正整数，由于三维存储器的结构以及工艺制造原因，其相邻字线WL之间存在较大的寄生电容Cp，在读写过程中，各个字线可能被多个电压产生器偏置到不同电压，且偏置电压改变的起始时间各不相同，如图2所示，如果某条字线WLn已达到目标电压后，相邻WLn+1或WLn-1的电压发生改变时，WLn将因为电压耦合效应而偏离目标电压ΔVn，且需要一定的恢复时间ΔT，才可以再次恢复到目标电压ΔVn。

那么，如何解决三维存储器各层WL电压的耦合问题，是本领域技术人员亟待解决的问题。

发明内容

为解决上述问题，本发明提供了一种非易失三维存储器的控制电路，防止三维存储器工艺偏差和偏置电压控制时序导致的字线电压耦合问题，大幅度缩短了字线电压稳定时间，显著提高了三维存储器的读写效率。

为实现上述目的，本发明提供如下技术方案：

一种非易失三维存储器的控制电路，所述控制电路包括：电压生成电路、电平检测电路、充电电路以及放电电路；

其中，所述电压生成电路用于为所述三维存储器提供可变字线输入电压；

所述充电电路用于为所述三维存储器字线进行充电；

所述放电电路用于为所述三维存储器进行放电；

所述电平检测电路用于检测所述三维存储器中的字线电压是否偏离字线目标输出电压，当所述三维存储器中的字线电压低于所述字线目标输出电压时，所述三维存储器通过所述充电电路进行充电，当所述三维存储器中的字线电压高于所述字线目标输出电压时，所述三维存储器通过所述放电电路进行放电。

优选的，在上述控制电路中，所述控制电路还包括：

可控制目标电压生成电路，所述可控制目标电压生成电路与所述电压生成电路的输入端连接，用于产生所述三维存储器的字线目标输出电压。

优选的，在上述控制电路中，所述电压生成电路包括：运算放大器、P型场效应管、第一电阻以及第二电阻；

其中，所述运算放大器的反向输入端与所述可控制目标电压生成电路的输入端连接，所述运算放大器的正向输入端与所述第二电阻的一端连接，所述运算放大器的输出端与所述P型场效应管的栅极连接，所述P型场效应管的源极与电压输出端连接，所述P型场效应管的漏极分别与所述第二电阻的另一端以及所述三维存储器的字线电压输入端连接，所述第一电阻的一端与所述第二电阻的一端连接，所述第一电阻的另一端接地连接。

优选的，在上述控制电路中，所述第一电阻为可变电阻。

优选的，在上述控制电路中，所述电压生成电路还包括：第三电阻；

其中，所述第三电阻的一端与所述第二电阻的一端连接，所述第三电阻的另一端分别与所述运算放大器的正向输入端以及所述第一电阻的一端连接。