[发明专利]一种阵列基板及显示面板

说明书

本发明提供一种阵列基板及显示面板，所述阵列基板包括：基板，所述基板包括显示区域与非显示区域，所述非显示区域包括扇出区；钝化层，设置于所述基板上；像素电极，设置于所述钝化层上对应所述显示区域的位置；扇出线，设置于所述扇出区内，用以与设置在所述基板上的信号线相连；以及浮置电极，设置于所述钝化层上对应所述扇出区的位置，并与所述扇出线相分离；其中，所述浮置电极包括呈块状分布于所述扇出区内的浮置电极块，且相邻两所述浮置电极块之间存在间隙。

技术领域

本发明涉及液晶显示技术领域，具体涉及一种阵列基板及显示面板。

背景技术

液晶显示器(LCD)以其高亮度、长寿命、广视角、大尺寸显示等优点成为目前市场上的主流显示技术，近年来随着半导体显示产业的快速发展，LTPS、AM-OLED、Micro-LED等新技术已经在中小尺寸领域对LCD构成威胁，但LCD凭借因其成熟的技术和制造工艺在大尺寸显示领域仍然占据不可动摇的地位。因此提升LCD显示画质、降低产品成本、提高制程良率从而进一步完善LCD技术，是LCD在面临诸多新技术挑战时的主要任务。

液晶显示器的阵列基板的设计和制作过程中，在扇出(fanout)区域会有浮置电极(Floating ITO)存在，此浮置电极仅为优化制程设计，实际无信号输入，目的是在ITO层蚀刻制程中使面内ITO蚀刻更加均匀。液晶显示器的制作过程中，在模组阶段用纯色画面可能检查出垂直淡线，而在成盒(Cell)点灯测试时，fanout信号相同，无电容耦合(couple)现象，从而无法检出垂直淡线不良，从而导致不良品漏放至模组，造成更大损失。经分析此现象是扇出区域内浮置电极因制程不良导致短路(short)，则造成纯色画面时，相邻扇出信号因发生电容耦合效应而相互干扰，导致信号驱动电压降低，亮度变暗，产生垂直淡线现象。

综上所述，现有技术的液晶显示器的制作过程中，存在因浮置电极制程不良而发生短路，使扇出区域内相邻扇出信号因发生电容耦合效应而相互干扰，导致信号驱动电压降低，亮度变暗，产生垂直淡线现象，从而影响显示效果。

发明内容

本发明提供一种阵列基板及显示面板，扇出区域内的浮置电极不易产生电容耦合，或能将电容耦合效应降到最低，从而避免相邻扇出信号互相干扰而产生垂直淡线。

为解决上述问题，本发明提供的技术方案如下：

本发明提供一种阵列基板，包括：

基板，所述基板包括显示区域与非显示区域，所述非显示区域包括扇出区；

钝化层，设置于所述基板上；

像素电极，设置于所述钝化层上对应所述显示区域的位置；

扇出线，设置于所述扇出区内，用以与设置在所述基板上的信号线相连；以及

浮置电极，设置于所述钝化层上对应所述扇出区的位置，并与所述扇出线相分离；

其中，所述浮置电极包括呈块状分布于所述扇出区内的浮置电极块，且相邻两所述浮置电极块之间存在间隙。

根据本发明一优选实施例，至少两所述扇出线在靠近所述显示区域一端呈发散式分布，在远离所述显示区域的一端呈集中式分布，其中，所述浮置电极与所述扇出线的分布方式一致。

根据本发明一优选实施例，所述浮置电极在所述基板上的投影位于所述扇出线在所述基板上的投影的范围内。

根据本发明一优选实施例，所述浮置电极块对应所述扇出线并沿所述扇出线延伸方向间隔设置于所述钝化层上。

根据本发明一优选实施例，所述浮置电极块的长度为3～30um，相邻两所述浮置电极块的间距为2～10um。

根据本发明一优选实施例，相邻两所述扇出线对应的所述浮置电极块呈错位分布。