[发明专利]制造半导体器件的方法和半导体器件

说明书

在制造全环栅场效应晶体管的方法中，在衬底上方形成沟槽。将纳米管结构布置在沟槽中，每个纳米管结构包括碳纳米管(CNT)，碳纳米管具有包裹在CNT周围的栅极介电层和位于栅极介电层上方的栅电极层。在沟槽中形成锚定层。去除源极/漏极(S/D)区处的锚定层的部分。去除S/D区处的栅电极层和栅极介电层，从而暴露S/D区处的CNT的部分。在CNT的暴露部分上形成S/D电极层。去除栅极区处的锚定层的部分，从而暴露栅极结构的栅电极层的部分。在栅电极层的暴露部分上形成栅极接触层。本发明的实施例还涉及制造半导体器件的方法和半导体器件。

技术领域

本发明的实施例涉及制造半导体集成电路的方法，并且更具体地，涉及包括使用碳纳米管(CNT)的全环栅(GAA)场效应晶体管(FET)的半导体器件及其制造方法。

背景技术

随着半导体工业在追求更高的器件密度、更高的性能和更低的成本的过程中进入纳米技术工艺节点，来自制造和设计问题的挑战已经引起诸如 GAA结构的三维设计的发展。非Si基低维度材料是提供优异的静电学(例如，对于短沟道效应)和更高的性能(例如，较小的表面散射)的有前景的候选。由于碳纳米管的高载流子迁移率和基本是一维结构，碳纳米管 (CNT)被认为是一种这样的有前景的候选。

发明内容

本发明的实施例提供了一种形成全环栅场效应晶体管的栅极结构的方法，所述方法包括：在衬底上方设置碳纳米管(CNT)；在设置在所述衬底上方的所述碳纳米管的两端上形成锚定结构；在形成所述锚定结构之后，使位于所述碳纳米管下面的所述衬底的部分凹进；在所述凹进之后，形成包裹在所述碳纳米管周围的栅极介电层，并且在所述栅极介电层上方形成栅电极层；以及从所述衬底去除带有所述栅极介电层和所述栅电极层的所述碳纳米管，从而形成栅极结构。

本发明的另一实施例提供了一种制造全环栅场效应晶体管的方法，所述方法包括：在衬底上方形成沟槽；将纳米管结构引入所述沟槽中，每个所述纳米管结构包括碳纳米管(CNT)，所述碳纳米管具有包裹在所述碳纳米管周围的栅极介电层和位于所述栅极介电层上方的栅电极层；在所述沟槽中形成锚定层；去除源极/漏极(S/D)区处的所述锚定层的部分；去除所述源极/漏极区处的所述栅电极层和所述栅极介电层，从而暴露所述源极/漏极区处的所述碳纳米管的部分；在所述碳纳米管的暴露部分上形成源极/漏极电极层；去除栅极区处的所述锚定层的部分，从而暴露栅极结构的所述栅电极层的部分；以及在所述栅电极层的暴露部分上形成栅极接触层。

本发明的又一实施例提供了一种具有全环栅场效应晶体管的半导体器件，包括：纳米管结构，设置在沟槽中，其中在衬底之上形成所述沟槽，其中：每个所述纳米管结构包括碳纳米管(CNT)，所述纳米管结构的端部嵌入在锚定层中，栅极结构由所述纳米管结构的部分组成，所述纳米管结构包括所述碳纳米管，所述碳纳米管具有包裹在所述碳纳米管周围的栅极介电层和位于所述栅极介电层上方的栅电极层，并且源极/漏极(S/D) 由所述纳米管结构的部分组成，其中，所述碳纳米管暴露并且与源极/漏极电极层直接接触，并且由所述源极/漏极电极层包裹。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A是根据本发明的实施例的GAA FET的截面图。图1B是对应于图1A的区A1的放大截面图。图1C是根据本发明的实施例的CNT部分的截面图。图1D是对应于图1A的线Y1-Y1的截面图，并且图1E是对应于图1A的线Y2-Y2的截面图。

图2A示出了根据本发明的实施例的CNT栅极结构的顺序制造工艺的各个阶段的一个。

图2B示出了根据本发明的实施例的CNT栅极结构的顺序制造工艺的各个阶段的一个。

图2C示出了根据本发明的实施例的CNT栅极结构的顺序制造工艺的各个阶段的一个。