[发明专利]制造集成电路的方法

说明书

提供一种制造集成电路的方法。在半导体衬底上形成栅极堆叠。栅极堆叠包括电荷储存膜及上覆在电荷储存膜上的虚拟控制栅极。虚拟控制栅极包含第一材料。由第一材料形成虚拟栅极层，且虚拟栅极层被形成为覆盖半导体衬底及栅极堆叠。使虚拟栅极层凹陷至低于栅极堆叠的顶表面后，将虚拟栅极层图案化，以形成与虚拟控制栅极交界的虚拟选择栅极并形成与虚拟选择栅极及虚拟控制栅极间隔开的虚拟逻辑栅极。在虚拟控制栅极、虚拟选择栅极、及虚拟逻辑栅极间形成有与虚拟控制栅极、虚拟选择栅极及虚拟逻辑栅极的顶表面齐平的顶表面的层间介电层。将虚拟控制栅极、虚拟选择栅极、或虚拟逻辑栅极分别替换为由第二材料形成的控制栅极、选择栅极、或逻辑栅极。

技术领域

本发明实施例涉及一种制造集成电路的方法。

背景技术

嵌入式存储器是在共用集成电路(integrated circuit，IC)管芯或芯片上与逻辑器件相结合的电子存储器。嵌入式存储器支持逻辑器件的运作，且常与超大规模集成电路(very-large-scale integration，VLSI)IC管芯或芯片一起使用。所述集成电路通过消除芯片之间的内连结构而有利地提高性能，并通过在嵌入式存储器与逻辑器件之间共享工艺步骤而有利地减小制造成本。

发明内容

本发明实施例的一种制造集成电路的方法包括：在半导体衬底上形成栅极堆叠，其中所述栅极堆叠包括电荷储存膜及上覆在所述电荷储存膜上的虚拟控制栅极，且其中所述虚拟控制栅极包含第一材料；形成覆盖所述半导体衬底及所述栅极堆叠的虚拟栅极层，其中所述虚拟栅极层包含所述第一材料；使所述虚拟栅极层的顶表面凹陷至低于所述栅极堆叠的顶表面；将所述虚拟栅极层图案化，以形成虚拟选择栅极并进一步形成与所述虚拟选择栅极及所述虚拟控制栅极间隔开的虚拟逻辑栅极；在所述虚拟控制栅极、所述虚拟选择栅极、及所述虚拟逻辑栅极之间沿侧向形成层间介电层，其中所述层间介电层形成有与所述虚拟控制栅极、所述虚拟选择栅极及所述虚拟逻辑栅极各自的顶表面齐平的顶表面；以及将所述虚拟控制栅极、所述虚拟选择栅极、或所述虚拟逻辑栅极分别替换为控制栅极、选择栅极、或逻辑栅极，其中所述控制栅极、所述选择栅极、或所述逻辑栅极包含与所述第一材料不同的第二材料。

附图说明

结合附图阅读以下详细说明，会最好地理解本发明的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。

图1说明使用高介电常数金属栅极(high-k-metal-gate，HKMG)技术并包括嵌入式存储器单元的集成电路(IC)的一些实施例的剖视图。

图2说明图1所示集成电路的一些更详细实施例的剖视图。

图3说明图2所示集成电路的一些更详细实施例的剖视图。

图4至图19是一系列剖视图，其说明一种使用HKMG技术制造具有嵌入式存储器的集成电路的方法的一些实施例。

图20说明图4至图19所示方法的一些实施例的流程图。

图21至图53说明图4至图19所示方法的一些更详细实施例的一系列剖视图。

具体实施方式

本发明提供用于实施本公开内容的不同特征的许多不同实施例或实例。以下阐述组件及构造的具体实例以简化本公开内容。当然，这些仅为实例且不旨在进行限制。例如，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征及第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征、进而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本公开内容可能在各种实例中重复使用参考编号及/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。