[发明专利]用于锁相环的电荷泵电路

权利要求书

1.一种用于锁相环的电荷泵电路，其特征在于，包括：

核心电路(101)，用于产生一组失配小于1％的充电和放电电流；

开关电路(102)，电连接所述核心电路(101)，用于控制所述核心电路(101)充电和放电；

所述核心电路(101)包括偏置电路、基准电压电路(1011)、电流源电路(1012)以及电流沉电路(1013)；其中，所述偏置电路分别与所述电流源电路(1012)和所述电流沉电路(1013)电连接，所述电流源电路(1012)和所述电流沉电路(1013)分别与所述基准电压电路(1011)和所述开关电路(102)电连接；

所述基准电压电路(1011)包括：第一放大器(AMP1)、第一NMOS管(NM11)、第一电阻(R11)、第二电阻(R12)；其中，

所述第一电阻(R11)、所述第一NMOS管(NM11)以及所述第二电阻(R12)依次串接于电源端(VDD)和接地端(GND)之间；所述第一放大器(AMP1)的正向输入端与参考电压端(VREF)电连接；所述第一放大器(AMP1)反向输入端电连接至所述第一NMOS管(NM11)和所述第二电阻(R12)串接形成的节点处；所述第一放大器(AMP1)的输出端与所述第一NMOS管(NM11)的栅极电连接；

所述电流源电路包括：第二放大器(AMP2)、第一PMOS管(PM11)和第三电阻(R13)；其中，

所述第三电阻(R13)和所述第一PMOS管(PM11)串接于所述电源端(VDD)和所述第二放大器(AMP2)的输出端之间；所述第二放大器(AMP2)的正向输入端电连接至所述第一电阻(R11)和所述第一NMOS管(NM11)串接的节点处；所述第二放大器(AMP2)的反向输入端电连接至所述第三电阻(R13)和所述第一PMOS管(PM11)串接的节点处；所述第二放大器(AMP2)的输出端与所述第一PMOS管(PM11)的栅极电连接；

所述第二放大器(AMP2)包括：第一双极晶体管(NPN41)、第二双极晶体管(NPN42)、第二PMOS管(PM41)、第三PMOS管(PM42)、第四PMOS管(PM43)、第五PMOS管(PM44)、第六PMOS管(PM45)、第二NMOS管(NM41)、第三NMOS管(NM42)、第四NMOS管(NM43)、第五NMOS管(NM44)、第六NMOS管(NM45)、第七NMOS管(NM46)、第八NMOS管(NM47)、第九NMOS管(NM48)、第十NMOS管(NM49)、第十一NMOS管(NM410)、第四电阻(R41)、第五电阻(R42)和第六电阻(R43)；其中，

所述第四电阻(R41)的第一端与所述偏置电路电连接；所述第四电阻(R41)的第二端、所述第五电阻(R42)的第一端、所述第六NMOS管(NM45)的栅极、所述第七NMOS管(NM46)的栅极均与所述第二NMOS管(NM41)的栅极电连接；所述第三NMOS管(NM42)的栅极、所述第四NMOS管(NM43)的栅极和漏极、所述第五NMOS管(NM44)的栅极均与所述第五电阻(R42)的第二端电连接；所述第二NMOS管(NM41)的源极与所述第三NMOS管(NM42)的漏极电连接；所述第二NMOS管(NM41)的漏极、所述第五PMOS管(PM44)的栅极、所述第六PMOS管(PM45)的栅极均与所述第六电阻(R43)的第一端电连接；所述第二PMOS管(PM41)的栅极和漏极、所述第三PMOS管(PM42)的栅极、所述第四PMOS管(PM43)的栅极均与所述第六电阻(R43)的第二端电连接；所述第一双极晶体管(NPN41)的发射极、所述第二双极晶体管(NPN42)的发射极均与所述第五NMOS管(NM44)的漏极电连接；所述第一双极晶体管(NPN41)的基极与所述基准电压电路(1011)电连接；所述第三电阻(R13)的第一端、所述第一PMOS管(PM11)的源极均与第二双极晶体管(NPN42)的基极电连接；所述第三PMOS管(PM42)的漏极、所述第五PMOS管(PM44)的源极均与所述第一双极晶体管(NPN41)的集电极电连接；所述第四PMOS管(PM43)的漏极、所述第六PMOS管(PM45)的源极均与第二双极晶体管(NPN42)的集电极电连接；所述第六NMOS管(NM45)的漏极、所述第八NMOS管(NM47)的栅极、所述第九NMOS管(NM48)的栅极、所述第十NMOS管(NM49)的栅极、所述第十一NMOS管(NM410)的栅极均与所述第五PMOS管(PM44)的漏极电连接；所述第七NMOS管(NM46)的漏极、所述第六PMOS管(PM45)的漏极均与所述第一PMOS管(PM11)的栅极电连接；所述第六NMOS管(NM45)的源极与所述第八NMOS管(NM47)的漏极电连接；所述第八NMOS管(NM47)的源极与所述第十NMOS管(NM49)的漏极电连接；所述第七NMOS管(NM46)的源极与所述第九NMOS管(NM48)的漏极电连接；所述第九NMOS管(NM48)的源极与所述第十一NMOS管(NM410)的漏极电连接；所述第二PMOS管(PM41)的源极、所述第三PMOS管(PM42)的源极、所述第四PMOS管(PM43)的源极、所述第三电阻(R13)的第二端均与电源端(VDD)电连接；所述第三NMOS管(NM42)的源极、所述第四NMOS管(NM43)的源极、所述第五NMOS管(NM44)的源极、所述第十NMOS管(NM49)的源极、所述第十一NMOS管(NM410)的源极均与接地端(GND)电连接；所述第一PMOS管(PM11)的漏极输出充电电流ISOURCE。