[发明专利]一种预防上锡不良的PCB制作方法

说明书

本发明公开了一种预防上锡不良的PCB制作方法，包括以下步骤：在生产板上制作外层线路过程中，在铜层厚度达到设计要求的基础上加镀一层铜层，然后蚀刻出外层线路；所述外层线路中包括有焊盘；在生产板后期制作阻焊层时需要开窗的焊盘上贴膜；通过蚀刻减薄外层线路未贴膜部分的铜层；退掉生产板上的膜；然后依次对生产板进行制作阻焊层、丝印字符、表面处理和成型工序，制得PCB。本发明方法通过增加焊盘的铜层厚度，减少焊盘与周围阻焊层的高度差，避免了PCB在SMT制作过程中出现虚焊造成上锡不良的问题。

技术领域

本发明涉及印制线路板制作技术领域，具体涉及一种预防上锡不良的PCB制作方法。

背景技术

现有的PCB制作过程，制作完外层线路后，在板面上直接丝印一层阻焊层，通过曝光、显影，露出需要开窗的铜面，上述情况下开窗处的铜面低于周围的阻焊层；这样会存在以下问题：针对尺寸小于0.4mm焊盘的线路板，在SMT制作过程中，印锡膏时，对应上述尺寸焊盘位置的印刷网版开窗也相应小于0.4mm，相对整个板面其它尺寸较大的开窗焊盘，该位置的小尺寸开窗焊盘(即尺寸小于0.4mm的焊盘)无法得到更多锡膏量，所以得到的锡膏量也相应少，由于贴片引脚尺寸只有0.4mm以下加上该位置的小尺寸开窗焊盘(即尺寸小于0.4mm的焊盘)得到的锡膏量无法使焊盘铜面与周围阻焊层的高度差之间填充饱满，会出现虚焊，造成上锡不良，在SMT时，造成焊接不良。

发明内容

本发明针对具有尺寸小于0.4mm焊盘的PCB在SMT制作过程中，容易出现虚焊，造成上锡不良的问题，提供一种预防上锡不良的PCB制作方法，该方法通过增加焊盘的铜层厚度，减少焊盘与周围阻焊层的高度差，避免了PCB在SMT制作过程中出现虚焊造成上锡不良的问题。

为了解决上述技术问题，本发明提供了一种预防上锡不良的PCB制作方法，包括以下步骤：

S1、在生产板上制作外层线路过程中，在铜层厚度达到设计要求的基础上加镀一层铜层，然后蚀刻出外层线路；所述外层线路中包括有焊盘；

S2、在生产板后期制作阻焊层时需要开窗的焊盘上进行贴膜；

S3、通过蚀刻减薄外层线路未贴膜部分的铜层；

S4、退掉生产板上的膜；

S5、然后依次对生产板进行制作阻焊层、丝印字符、表面处理和成型工序，制得PCB。

优选地，步骤S1中，外层线路图形中的铜厚在设计要求的基础上加镀一层10-50μm厚的铜层。

优选地，通过蚀刻减薄外层线路未贴膜部分的铜厚至设计要求的厚度。

优选地，步骤S1和S2之间还包括步骤S11：对外层线路进行AOI检测。

优选地，步骤S3和S4之间还包括步骤S31：对外层线路进行AOI检测。

优选地，所述生产板为已经过沉铜、全板电镀的板子。

优选地，步骤S1中，采用正片工艺进行制作外层线路时，在图形电镀过程中先将外层线路图形部分的铜厚加镀到设计要求，然后再加镀一层铜层。

优选地，步骤S1中，采用负片工艺进行制作外层线路时，在全板电镀时先将生产板板面的铜厚加镀到设计要求，然后再加镀一层铜层。

与现有技术相比，本发明具有如下有益效果：

本发明方法在外层线路的铜厚达到设计要求后再加镀一层铜层，然后减薄非焊盘处外层线路其它部分的铜层，使焊盘与周围的线路之间存在高度差，后期在非焊盘处的线路上丝印阻焊层后，使焊盘的上表面与阻焊层的上表面齐平或高于阻焊层的上表面，这样后期在SMT制作过程中，锡膏直接丝印在焊盘上，避免在小尺寸焊盘上出现虚焊，造成上锡不良的问题。

具体实施方式