[发明专利]一种基于层次化处理与分簇约束的多阈值单元替换方法

说明书

本发明公开了一种基于层次化处理与分簇约束的多阈值单元替换方法，包括：参数提取阶段，用于读取电路网表与设计约束、统计组合逻辑电路节点、获取电路节点的单元延迟、静态功耗及时序路径数；参数分析计算阶段，用于计算电路节点的单元延迟变化量、静态功耗变化量、静态功耗变化量与单元延迟变化量的比值；待替换电路节点选取阶段，用于基于分层参数对电路节点进行分层、从顶层到底层访问电路节点、追溯电路节点的最差时序路径、统计时序路径中的同簇电路节点、设定同簇电路节点优先级并依次访问、判断电路节点是否满足设计要求、输出待替换电路节点。本发明可自动完成ASIC设计待替换电路节点的选取，降低传统方法带来的复杂度，提高工作效率。

技术领域

本发明属于芯片设计自动化领域，具体涉及一种基于层次化处理与分簇约束的多阈值单元替换方法。

背景技术

CMOS晶体管的阈值电压与漏电流密切相关，阈值电压越大，漏电流越小，阈值电压越小，漏电流越大。为减小电路单元中的漏电流，人们提出了多阈值电压技术，即在电路设计中采用具有不同阈值电压的晶体管。

多阈值电压技术的设计包含多阈值单元的晶体管级设计、不同电源电压下最佳阈值电压差的研究与多阈值单元电路优化等方面。多阈值电压技术在电路优化层面上主要采用多阈值单元替换技术，该技术一般在非关键路径上使用较高阈值电压的晶体管，在关键路径上使用较低阈值电压的晶体管，这样既降低漏电功耗，又不影响整个电路的性能。然而，并不是所有处于非关键路径上的电路单元都可以使用较高阈值电压的晶体管，因为这有可能会破坏关键路径、增加电路的延时、降低电路的性能。因此，通常在ASIC设计过程中需要对电路网表进行静态时序分析与静态功耗估计。静态时序分析利用标准单元库的延迟模型来分析经过所有逻辑路径中的信号延迟时间，是一种有效检查与分析电路延迟信息的技术。面对现今超大规模集成电路中静态漏电占比大、时序路径规模大、设计周期紧的局面，如何高效地从ASIC设计中完成静态功耗与路径时序较佳的平衡是一个重要的环节。

经过对现有的技术文献进行检索发现，多阈值单元替换技术的研究主要针对以下两种情况：非关键路径上的电路单元被不恰当的替换为较高阈值电压的晶体管，会导致非关键路径变成关键路径，会影响电路性能；采用电压差小的高阈值电压，其较低阈值电压与较高阈值电压下电路节点的延迟变化小，对电路造成的影响小，但静态功耗优化效果不明显。Wei Liqiong等(Liqiong Wei,Zhanping Chen,Mark Johnson and KaushikRoy.Design and Optimization of Low Voltage High Performance Dual ThresholdCMOS Circuits[C].Design Automation Conference,1998,489-494)提出了一种breadth-first search(BFS)算法，对于给定的电源电压与低阈值电压找到能达到最佳静态功耗的高阈值电压和采用该高阈值电压的电路节点。Vijay Sundararajan等(VijaySundararajan,Keshab K.Parhi.Low Power Synthesis of Dual Threshold VoltageCMOS VLSI Circuits[C].1999International Symposium on Low Power Electronicsand Design,1999,139-144)认为存在比BFS算法更好的方案，将上述问题建模为线性约束下的凸最小化问题，并引入SDF-Displacement方法提出了PRACTIC方案。