[发明专利]一种优化NCSI时钟信号线等长的结构

说明书

本发明涉及一种优化NCSI时钟信号线等长的结构，其特征在于，包括主板和网卡，所述主板上设置有BMC芯片、时钟源以及主板接口，所述的BMC芯片与主板接口连接；所述的时钟源通过L2时钟线连接到主板接口，所述的时钟源通过T1时钟线连接到第一时钟信号连接器，第一时钟信号连接器通过T2时钟线连接到第二时钟信号连接器，第二时钟信号连接器通过T3时钟线连接到BMC芯片；所述的网卡包括网卡接口和PHY芯片，所述的PHY芯片与网卡接口之间通过L4时钟线连接，所述的主板接口和网卡接口之间通过L3线缆连接。

技术领域

本发明属于服务器时钟线路设计技术领域，具体涉及一种优化NCSI时钟信号线等长的结构。

背景技术

随着IT技术的快速发展，人们对服务器的管理技术要求得越来越高，其中可靠性和稳定性是一个非常重要的指标要求。

现有技术中常规的做法是：利用BMC芯片通过NCSI信号总线连接网卡芯片，通过共享服务器网卡芯片的网口把服务器的监控信息发送出去或者接收进来。

在服务器系统NCSI链路设计过程中，时钟信号线的等长设计尤为重要。比如：AST2500在使用外部50MHz时钟源时，要求NCSI时钟信号线4inch等长。

例如：某NCSI链路拓扑如图1所示，该链路使用外部50MHZ时钟源，其中BMC芯片为AST2500，链路中有一段线缆用于连接主板和网卡。图中实线代表NCSI数据链路，虚线代表时钟链路， L1 、L2、L3、L4分别为各部分时钟线长度；根据 AST2500芯片对时钟信号的要求，从50MHZ时钟源到主板BMC和到网卡PHY芯片的时钟线至多有4inch的长度差。即图1中L1与L2+L3+L4的和相差4inch以内。由于链路中有线缆，通常情况下从50MHZ时钟源到网卡PHY芯片的长度要大于到主板BMC的长度；针对上述链路，通常会在主板上将50MHZ时钟源到BMC的时钟线绕长，以满足时钟线等长要求，绕线示意图，如图2所示。但是，当线缆较长或者主板上空间有限时，并不能单纯的通过绕线方式满足时钟线设计要求。且当链路时钟线不满足设计要求时会恶化信号质量，常常导致一些不可预见问题的出现，极大的增加了系统设计风险。此为现有技术的不足之处。

因此，针对现有技术中的上述缺陷，提供设计一种优化NCSI时钟信号线等长的结构；以解决现有技术中的上述缺陷，是非常有必要的。

发明内容

本发明的目的在于，针对上述现有技术存在的缺陷，提供设计一种优化NCSI时钟信号线等长的结构，以解决上述技术问题。

为实现上述目的，本发明给出以下技术方案：

一种优化NCSI时钟信号线等长的结构，其特征在于，包括主板和网卡，所述主板上设置有BMC芯片、时钟源以及主板接口，所述的BMC芯片与主板接口连接；

所述的时钟源通过L2时钟线连接到主板接口，所述的时钟源通过T1时钟线连接到第一时钟信号连接器，第一时钟信号连接器通过T2时钟线连接到第二时钟信号连接器，第二时钟信号连接器通过T3时钟线连接到BMC芯片；

所述的网卡包括网卡接口和PHY芯片，所述的PHY芯片与网卡接口之间通过L4时钟线连接，所述的主板接口和网卡接口之间通过L3线缆连接。

作为优选，所述的BMC芯片为AST2500芯片。

作为优选，所述的时钟源为50MHZ时钟源。

本发明的有益效果在于，主板上增加两个时钟信号连接器，时钟线从时钟源引出以后进入第一时钟信号连接器，经时钟线缆到第二时钟信号连接器，再经过板载走线到BMC。

在主板上增加两个NCSI时钟信号连接器，通过在时钟信号链路中引入线缆以解决时钟信号线等长的问题。