[发明专利]雷达干扰器超宽带数字信号处理方法

权利要求书

1.雷达干扰器超宽带数字信号处理方法，其特征在于，其步骤包括：

A.ADC接口处理：使用ADC的随路时钟以采样率fs进行IDDR双沿采样，输出R路并行信号数据；

B.搬频处理：输入R路并行信号数据，在FPGA中对输入的R路并行信号数据分别进行搬频处理，得到每路包含同向信号数据和正交信号数据的R路IQ输出数据；

C.多相滤波器抽取处理，其步骤包括：

C1.确定滤波器架构以及系数阶数，选择滤波器类型，生成滤波器系数，从而在FPGA中实现多相抽取滤波器的设计；

C2.对R路IQ输出数据并行进行滤波处理；

C3.对滤波后的R路输出数据间隔抽取一半作为输出数据，完成2倍抽取；

D.雷达信号存储及读取控制：将多相滤波器抽取处理后的输出数据从双端口随机访问存储器DPRAM的端口B写入DPRAM中，写入完成后端口A从DPRAM中读出用于给FFT模块计算频点的FFT_Point点数；端口B从DPRAM中读出假目标；

E.FFT频点分析：根据FFT_Point点数获得频率精度；使用带宽测量法得出中心频点Fc，再利用中心频点Fc和接收本振配置的值算出该雷达信号的实际发射射频频点Ftx；

F.噪声及假目标搬频处理：生成一组高斯白噪声固化到只读存储器ROM中，从ROM读取高斯白噪声并以中心频点Fc为搬移频点对其进行搬移；根据实际发射射频频点Ftx和用户设置的假目标速度计算出多普勒频移值，以多普勒频移值为搬频频点对假目标进行搬频；噪声和假目标的搬频均在FPGA中DDS IP CORE完成，利用R/2个DDS产生R/2路输出；

G.干扰方式选择：所述干扰方式包括：第一、只有噪声干扰；第二、只有假目标干扰；第三、噪声干扰和假目标干扰都存在；

H.JESD204接口传输：例化FPGA的JESD204核以及GTX并给JESD204配置参数，将干扰方式选择后的输出数据通过JESD204模块传输给DAC完成数模转化。

2.根据权利要求1所述的雷达干扰器超宽带数字信号处理方法，其特征在于：所述步骤A中的ADC为ADC083000，其量化位数8bit。

3.根据权利要求1所述的雷达干扰器超宽带数字信号处理方法，其特征在于：所述步骤B按照fs/4的频移量进行搬频处理，其具体步骤为：输入R路并行信号数据，R路并行信号数据是前后R个时刻，在FPGA中根据同向信号数据Out_i＝I_data*cos(2*pi*n*fc/fs)、正交信号数据Out_q＝I_data*sin(2*pi*n*fc/fs)得到R路IQ输出数据，其中，fc表示信号最高采样率分量且fc＝fs/4，I_data表示实信号输入数据即并行输入的每路信号数据。

4.根据权利要求1所述的雷达干扰器超宽带数字信号处理方法，其特征在于：所述步骤C具体包括：

C1.确定滤波器架构以及系数阶数，选择滤波器类型，生成滤波器系数，从而在FPGA中实现多相抽取滤波器的设计；其中，所述滤波器架构公式y(k)＝∑a(n)x(k-n)，n＝0...N-1，k＝0,1,2...，其中N是滤波器系数阶数；滤波器类型为半带滤波器；从而在FPGA实现多相抽取滤波器的设计；

C2.对多路IQ输出数据进行移位操作后输入，其中每一路遵循滤波器架构公式y(k)＝∑a(n)x(k-n)，n＝0...N-1，k＝0,1,2...，其中N是滤波器系数阶数，第一路k＝0，输出y(0)＝a0*x0+a1*x(-1).....a(N-1)*x(1-N)，第二路k＝1，y(1)＝a0*x1+a1*x0.....a(N-1)*x(2-N)，依此类推，对数据进行相乘及累加操作，并行进行滤波处理；

C3.对滤波后的多路输出数据out0、out1、out2、……、out(R-1)间隔取其R/2路out0、out2、……、out(R-2)作为输出，获得R/2路输出数据，完成2倍抽取。

5.根据权利要求1所述的雷达干扰器超宽带数字信号处理方法，其特征在于：所述步骤D中多相滤波器抽取处理后的输出数据是以检波信号为写使能从双端口随机访问存储器DPRAM的端口B被写入DPRAM中。