[发明专利]瞬态电压抑制器及其制作方法

权利要求书

1.一种瞬态电压抑制器，其特征在于：所述瞬态电压抑制器包括N型衬底、位于所述N型衬底上的第一层P型外延、位于所述第一层P型外延表面的第一N型注入区与第二N型注入区、位于所述第一层P型外延及所述第一及第二N型注入区上的第二层P型外延、形成于所述第二层P型外延表面的第三N型注入区、形成于所述第二层P型外延上的介质材料、贯穿所述介质材料与所述第二层P型外延并延伸至所述第一N型注入区中的第一沟槽、贯穿所述介质材料与所述第二层P型外延并延伸至所述第二N型注入区中的第二沟槽、贯穿所述介质材料且对应所述第三N型注入区的通孔、形成于所述第一沟槽侧壁与所述第二沟槽侧壁的氧化硅、及位于所述第一沟槽的氧化硅表面与第二沟槽的氧化硅表面的多晶硅。

2.如权利要求1所述的瞬态电压抑制器，其特征在于：所述瞬态电压抑制器还包括第一金属部，所述第一金属部的部分位于所述第一沟槽中多晶硅上且与所述多晶硅连接，所述第一金属部作为所述瞬态电压抑制器的第一接线端。

3.如权利要求2所述的瞬态电压抑制器，其特征在于：所述瞬态电压抑制器还包括第二金属部，所述第二金属部的部分位于所述第二沟槽中多晶硅上且与所述多晶硅连接，所述第二金属部作为所述瞬态电压抑制器的第二接线端。

4.如权利要求3所述的瞬态电压抑制器，其特征在于：所述瞬态电压抑制器还包括第三金属部，所述第三金属部的至少部分位于所述通孔中且与所述第三N型注入区相连接，所述第三金属部作为所述瞬态电压抑制器的第三接线端。

5.如权利要求4所述的瞬态电压抑制器，其特征制作在于：所述第一接线端与所述第二接线端为所述瞬态电压抑制器的两个输入端，所述第三接线端为所述瞬态电压抑制器的输出端。

6.一种瞬态电压抑制器的制作方法，其特征在于：所述方法包括以下步骤：

提供N型衬底，在所述N型衬底上形成第一层P型外延，刻蚀所述第一层P型外延从而在所述第一层P型外延表面形成两个注入沟槽；

使用光刻胶作为掩膜针对所述两个注入沟槽进行N型离子注入形成第一N型注入区与第二N型注入区；

在所述第一层P型外延及所述两个注入沟槽中形成第二层P型外延；

在所述第二层P型外延上形成介质材料，在所述介质材料中形成贯穿的通孔，所述通孔位于所述两个N型注入区之间；

利用所述通孔对所述第二层P型外延进行N型离子注入从而在所述第二层P型外延表面形成第三N型注入区；

刻蚀所述介质材料及下方的第二层P型外延与第一、第二N型注入区从而形成贯穿所述介质材料、所述第二层P型外延并延伸至所述第一N型注入区的第一沟槽以及形成贯穿所述介质材料、所述第二层P型外延并延伸至所述第二N型注入区的第二沟槽；

进行热氧化从而在所述第一沟槽表面、第二沟槽表面及所述第三N型注入区表面形成氧化硅；

去除所述第一、第二沟槽底部及所述第三N型注入区表面的氧化硅；及

在所述第一沟槽与第二沟槽中形成分别与所述第一注入区及第二注入区相连的多晶硅。

7.如权利要求6所述的瞬态电压抑制器的制作方法，其特征在于；在所述第一沟槽与所述第二沟槽中形成多晶硅的步骤包括：

在所述第一沟槽、第二沟槽中、所述通孔中及所述介质材料上形成多晶硅层；及

去除所述介质材料上、所述通孔中及所述第一及第二沟槽上部的部分多晶硅。

8.如权利要求7所述的瞬态电压抑制器的制作方法，其特征在于：所述制作方法还包括：

在所述第一沟槽上部、所述第二沟槽上部、所述通孔中分别形成与所述第一沟槽的多晶硅连接的第一金属部、与所述第二沟槽的多晶硅连接的第二金属部及与所述第三N型注入区连接的第三金属部。

9.如权利要求8所述的瞬态电压抑制器的制作方法，其特征在于：所述第一金属部、第二金属部及第三金属部在同一制程步骤中形成。

10.如权利要求8所述的瞬态电压抑制器的制作方法，其特征在于：所述第一、第二及第三金属部作为所述瞬态电压抑制器的接线端，所述第一、第二金属部均作为输入端，所述第三金属部作为输出端。