[发明专利]半导体芯片封装和叠层封装

说明书

本发明公开一种半导体芯片封装和叠层封装，半导体芯片封装包括：基板；安装在所述基板上的半导体裸片，其中所述半导体裸片包括设置在所述半导体裸片的有源表面上的接合焊盘以及覆盖所述接合焊盘周边的钝化层，其中所述钝化层中的接合焊盘开口暴露于所述接合焊盘的中心区域；导电浆料柱，印刷在所述接合焊盘暴露的中心区域上；以及接合线，固定在所述导电浆料柱的上表面。由于导电浆料柱的弹性特性，在导电浆料柱上形成接合线后，导电浆料柱会迅速恢复它的形状，可以避免相邻接合焊盘之间的短路，并且可以采用更小的接合焊盘开口和接合焊盘间距。同时施加在顶部裸片的突出侧边缘上的应力可以减少或避免，引线接合工艺的生产量也得到提高。

技术领域

本发明涉及半导体技术领域，更具体地，涉及一种半导体装置和叠层封装。

背景技术

本发明涉及集成电路和半导体芯片封装的相互连接。

集成电路(IC)裸片(die)是形成在例如硅晶片的半导体晶片(semiconductorwafer)上的小器件。这种裸片通常是从晶片上切割下来后连接到基板以形成相互连接的重新分布。之后裸片上的焊盘通过引线接合法与基板上的引线电连接。然后将裸片和接合线用塑封材料(molding compound)包封以形成半导体封装。

通常，包封在半导体封装中的引线在载体内的导体网络中重新分布，并且在半导体封装外部的端子阵列中终止。制造商已经在单个包装中堆叠了两个或更多个裸片。这种器件有时被称为多芯片堆叠封装(stacked multichip package)。

图1中示出了通常地一个的多芯片堆叠封装。在该结构中，第一裸片11安装在基板10上。然后可以将第二裸片12粘合地固定到第一裸片11的上表面，从而形成裸片堆叠结构。当从上方观察时，第二裸片12与第一裸片11部分重叠。然后使用常规的焊线机，通过接合线16和18将第一裸片11和第二裸片12与基板10上各自的接合指(bond finger)电连接。密封剂材料20在基板10上模制，以提供密封盖板。

如本领域已知的那样，间接式针脚接合工艺(stand-off stitch bondingprocess)通常包括将平顶凸块放置在诸如铝焊盘的有源集成电路(IC)焊盘上，然后从基板或封装反向接合到平顶球凸块。然而，这样难以在与突出侧边缘12a相邻的第二裸片12的接合焊盘上形成引线接合18。焊线机引起的应力可能导致第一裸片11和第二裸片12之间的剥离，并降低了生产率。

发明内容

有鉴于此，本发明提供一种半导体装置和叠层封装，使得施加在顶部裸片的突出侧边缘上的应力可以减少或避免，引线接合工艺的生产量也得到提高。

根据本发明的第一方面，公开一种半导体芯片封装，包括：基板；安装在所述基板上的半导体裸片，其中所述半导体裸片包括设置在所述半导体裸片的有源表面上的接合焊盘以及覆盖所述接合焊盘周边的钝化层，其中所述钝化层中的接合焊盘开口暴露于所述接合焊盘的中心区域；导电浆料柱，印刷在所述接合焊盘暴露的中心区域上；以及接合线，固定在所述导电浆料柱的上表面。

根据本发明的第二方面，公开一种半导体芯片封装，包括：基板；安装在所述基板上的半导体裸片，其中所述半导体裸片包括设置在所述半导体裸片的有源表面上的接合焊盘以及覆盖所述接合焊盘周边的钝化层，其中所述钝化层中的接合焊盘开口暴露于所述接合焊盘的中心区域；导电浆料柱，印刷在所述接合焊盘暴露的中心区域上；导电迹线，印刷在所述钝化层上并与所述导电浆料柱电连接；再分布接合焊盘，印刷在所述钝化层上，其中再分布接合焊盘通过所述导电迹线与所述导电浆料柱电连接；以及接合线，固定在所述再分布接合焊盘的上表面。

根据本发明的第三方面，公开一种叠层封装，包括：底部封装，安装在基板上的第一半导体裸片和安装在基板的下表面上的多个焊球，其中所述第一半导体裸片由第一塑封材料包封；导电迹线，印刷在所述第一塑封材料上的；以及第二半导体裸片，安装在所述第一塑封材料上。