[发明专利]瞬态电压抑制器及其制作方法

权利要求书

1.一种瞬态电压抑制器，其特征在于：所述瞬态电压抑制器包括P型衬底、形成于所述P型衬底上的第一N型外延、形成于所述第一N型外延表面的P型外延、位于所述P型外延表面的氧化硅层、贯穿所述氧化硅层与P型外延并延伸至所述第一N型外延中的沟槽、形成于所述第一N型外延的沟槽表面的P型注入区、形成于所述沟槽侧壁的P型注入区表面并延伸至所述P型外延的沟槽侧壁表面的氧化硅、形成于所述沟槽底部的P型注入区上及所述氧化硅表面的多晶硅、形成于所述沟槽中且位于所述多晶硅上的第二N型外延、及贯穿所述P型衬底的第一、第二通孔。

2.如权利要求1所述的瞬态电压抑制器，其特征在于：所述瞬态电压抑制器还包括第一金属，所述第一金属包括第一部分及第二部分，所述第一部分经由所述第一通孔连接所述第一N型外延，所述第二部分经由所述第二通孔连接所述第一N型外延。

3.如权利要求2所述的瞬态电压抑制器，其特征在于：所述第一金属还包括第三部分，所述第三部分位于所述第一部分与第二部分之间且位于所述P型衬底远离所述第一N型外延的表面，所述第三部分还与所述P型注入区位置对应。

4.如权利要求3所述的瞬态电压抑制器，其特征在于：所述瞬态电压抑制器还包括第二金属，所述第二金属连接所述第二N型外延。

5.如权利要求4所述的瞬态电压抑制器，其特征在于：所述多晶硅在所述沟槽中的高度大于所述氧化硅在所述沟槽中的高度。

6.一种瞬态电压抑制器的制作方法，其特征在于：所述方法包括以下步骤：

提供P型衬底，在所述P型衬底上形成第一N型外延，在所述第一N型外延上形成P型外延，在所述P型外延上形成第一氧化硅层，对所述氧化硅层及所述P型外延进行刻蚀形成贯穿所述第一氧化硅层、所述P型外延并延伸至所述第一N型外延中的沟槽，通过所述沟槽对所述第一N型外延进行P型离子注入从而在所述第一N型外延的沟槽表面形成P型注入区；

进行热氧化在所述P型注入区表面及所述P型外延的沟槽表面形成氧化硅；

去除所述沟槽底部的P型注入区表面的部分氧化硅；

在所述沟槽侧壁的部分氧化硅表面、所述沟槽底部的P型注入区表面形成多晶硅；

去除所述多晶硅与所述P型外延之间的且远离所述P型注入区的部分氧化硅；

去除所述第一氧化硅层，在所述沟槽中的多晶硅与所述P型外延之间及所述多晶硅上形成第二N型外延；及

形成贯穿所述P型衬底且延伸至所述第一N型外延中的第一通孔及第二通孔，在所述P型外延远离所述第一N型外延一侧表面形成第二氧化硅层，所述第二氧化硅层包括开口，所述开口对应所述第二N型外延。

7.如权利要求6所述的瞬态电压抑制器的制作方法，其特征在于：所述在所述沟槽侧壁的部分氧化硅表面、所述沟槽底部的P型注入区表面形成多晶硅的步骤包括：

在所述P型注入区表面、所述氧化硅表面、所述沟槽中及所述第一氧化硅层上形成一层多晶硅；

进行第一次多晶硅刻蚀去除所述第一氧化硅层表面及所述沟槽上部的部分多晶硅；及

进行第二次多晶硅刻蚀去除所述沟槽上部的P型外延中部分多晶硅。

8.如权利要求7所述的瞬态电压抑制器的制作方法，其特征在于：所述第二次多晶硅刻蚀中，所述刻蚀为干法刻蚀，且对所述氧化硅的刻蚀速率小于对所述多晶硅的刻蚀速率。

9.如权利要求6所述的瞬态电压抑制器的制作方法，其特征在于：去除所述多晶硅与所述P型外延之间的且远离所述P型注入区的部分氧化硅的步骤中，采用湿法刻蚀通过控制刻蚀时间来去除所述多晶硅与所述P型外延之间的且远离所述P型注入区的部分氧化硅。

10.如权利要求6所述的瞬态电压抑制器的制作方法，其特征在于：所述方法还包括：形成第一金属及第二金属，所述第一金属包括第一部分、第二部分及第三部分，所述第一部分经由所述第一通孔连接所述第一N型外延，所述第二部分经由所述第二通孔连接所述第一N型外延，所述第三部分位于所述第一部分与第二部分之间且位于所述P型衬底远离所述第一N型外延的表面，所述第三部分还与所述P型注入区位置对应，所述第二金属还经由所述开口连接所述第二N型外延。