[发明专利]利用电源线传输数据的LED驱动电路和数据传输方法在审

专利信息
申请号: 201711317188.2 申请日: 2017-12-12
公开(公告)号: CN107896400A 公开(公告)日: 2018-04-10
发明(设计)人: 周兴安 申请(专利权)人: 无锡德芯微电子有限公司
主分类号: H05B33/08 分类号: H05B33/08;H04B3/54
代理公司: 无锡市大为专利商标事务所(普通合伙)32104 代理人: 殷红梅,屠志力
地址: 214072 江苏省无锡*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 利用 电源线 传输 数据 led 驱动 电路 数据传输 方法
【说明书】:

技术领域

发明涉及小电流LED恒流驱动领域,尤其是一种利用电源线传输数据的LED驱动电路。

背景技术

目前在该领域大量使用的LED单元,主要有两种方案:第一种是将多个LED单元并联在一根数据线上,控制器通过数据线发送控制数据,LED单元根据自己的固有地址接收属于自己的数据,应用示意图如图1。另一种是多个LED单元通过数据线前后级联,每个LED单元有数据输入端和数据输出端,前级LED单元的数据输出端和后级LED单元的数据输入端连接,控制器通过数据线发送控制数据到第一个LED单元,第一个LED单元接收自己的数据后,将其他单元的数据通过数据输出端向后传输,所有LED单元按照设计好的数据协议接收自己的数据,其应用示意图如图2。

以上两种方法都可以实现控制器对各个LED单元的独立控制,但是需要三根电线才能使各个LED单元正常工作,使用电线量较大,成本较高,调试慢,可靠性低。

发明内容

本发明的目的在于克服现有技术中存在的不足,提供一种利用电源线传输数据的LED驱动电路,以及相应的数据传输方法,只用两根电线来实现多个LED单元各自独立受控的方案,如此将大大降低生产成本,同时因使用电线根数减少而提高了系统可靠性,工程调试也更简单。本发明采用的技术方案是:

一种利用电源线传输数据的LED驱动电路,包括稳压源、基准电路、地址模块、振荡器电路、信号识别电路、数据解码电路、电平转换电路、模式控制电路、输出驱动电路;

所述稳压源用于将电源线上的电压转换为内部电源,供给至数据解码电路、信号识别电路和振荡器电路;

基准电路用于产生基准电压VREF并输出至信号识别电路;

地址模块用于存储LED驱动电路的固有地址,并提供给数据解码电路;

振荡器电路用于产生第一时钟CLK并输出至数据解码电路;

信号识别电路根据基准电压VREF和电源线上的电压信号,产生内部标准数字信号VDA并向数据解码电路发送;内部标准数字信号VDA中包括地址数据和控制数据;

数据解码电路从内部标准数字信号VDA中解析得到属于本LED驱动电路的控制数据,并通过电平转换电路进行数字电平转换后,控制数据中的模式运行速度信号、运行模式信号进入模式控制电路,控制数据中的电流控制信号进入输出驱动电路;模式控制电路通过三基色使能信号端控制输出驱动电路;输出驱动电路的三基色输出端用于连接LED。

进一步地,信号识别电路包括电阻R1、R2、R3,比较器U1,反相器U2,NMOS管Q1;

电阻R1的一端用于接电源线上的电压VDD,另一端接电阻R2一端和比较器U1的同相输入端,电阻R2的另一端接电阻R3的一端和NMOS管Q1的漏极,比较器U1的反相输入接基准电压VREF,输出端通过反相器U2接NMOS管Q1的栅极,电阻R3和NMOS管Q1的源极用于接地线;比较器输出端输出内部标准数字信号VDA。

进一步地,

数据解码电路包括多位锁存器、多位移位寄存器、精准时钟电路、边沿检测电路、起停检测电路、或门U3、非门U4,RS触发器U5、位计数器、数据计数器、地址检测电路、数据锁存电路;

边沿检测电路的输入端和时钟端分别接内部标准数字信号VDA和第一时钟CLK,产生对应于VDA上升沿的DPL信号;

精准时钟电路的时钟端和复位端分别接第一时钟CLK和DPL信号;并产生第二时钟CK190US;

启停检测电路的数字输入端接内部标准数字信号VDA,时钟端接第二时钟CK190US,启停检测电路的一个输出信号RSTB通过非门U4接RS触发器U5的一个输入端,另一个输出信号END接RS触发器U5的另一输入端,RS触发器U5的输出端输出ENOM信号至或门U3的输入端,以及模式控制电路的使能端;

或门U3的一个输入端接DPL信号,输出端接位计数器的复位端;

位计数器的时钟端接第二时钟CK190US,输出端输出DCK信号,并分别发送至数据计数器的时钟端和地址检测电路的时钟端以及多位移位寄存器时钟端;

数据计数器的复位端接启停检测电路的一个输出信号RSTB,数据计数器的两个输出使能信号D7BIT和D19BIT分别接地址检测电路的数据使能端和数据锁存电路的数据使能端;其中输出使能信号D19BIT还接或门U3的输入端;

多位移位寄存器的数字输入端和时钟端分别接内部标准数字信号VDA和DCK信号,输出接多位锁存器的输入端以及地址检测电路的验证位与地址输入复用端;

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于无锡德芯微电子有限公司,未经无锡德芯微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201711317188.2/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top