[发明专利]功率开关的驱动电路

权利要求书

1.一种功率开关的驱动电路，其特征在于，包含第一驱动模块、第二驱动模块、钳位模块、上拉模块、下拉晶体管和检测模块；

所述第一驱动模块的第一输入端接收第一偏置电压，第二输入端接收一外部的基准电压，第三输入端接收来自所述检测模块输出的第二检测电压，第四输入端接收一外部的第一控制信号，所述第一驱动模块的第一输出端为所述上拉模块的输入端提供第一驱动信号，所述第一驱动模块的第二输出端为所述钳位模块的第一输入端提供第二驱动信号；

所述第二驱动模块的第一输入端接收所述第一偏置电压，第二输入端接收所述第一控制信号，所述第二驱动模块的输出端为所述钳位模块的第二输入端提供一驱动电流；

所述钳位模块的输出端与所述上拉模块的输入端相连，对所述第一驱动信号的电压值进行钳位限定；

所述上拉模块的输出端输出一上拉电流到功率开关的栅极，并为所述功率开关的栅极提供栅极电压；

所述下拉晶体管的开关控制端接收一外部的第二控制信号，所述下拉晶体管的电流输入端连接所述上拉模块的输出端，电流输出端连接接地端；

所述检测模块的输入端连接所述上拉模块的输出端，所述检测模块的输出端输出所述第二检测电压。

2.根据权利要求1所述的功率开关的驱动电路，其特征在于，所述第一驱动模块包含第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管；

所述第四晶体管的栅极连接所述第一驱动模块的第一输入端，源极连接所述接地端，漏极与所述第五晶体管的源极以及所述第六晶体管的源极相连；

所述第五晶体管的栅极为所述第一驱动模块的第二输入端，漏极与所述第七晶体管的源极相连；

所述第六晶体管的栅极为所述第一驱动模块的第三输入端，漏极与所述第九晶体管的源极相连；

所述第七晶体管的栅极为所述第一驱动模块的第四输入端，漏极与所述第八晶体管的源极相连；

所述第八晶体管的漏极为所述第一驱动模块的第一输出端，栅极连接供电电源；

所述第九晶体管的漏极为所述第一驱动模块的第二输出端，栅极连接所述供电电源。

3.根据权利要求2所述的功率开关的驱动电路，其特征在于，所述第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管均为NMOS管。

4.根据权利要求1所述的功率开关的驱动电路，其特征在于，所述第二驱动模块包含第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管；

所述第十二晶体管的栅极为所述第二驱动模块的第一输入端，源极连接所述接地端，漏极连接所述第十三晶体管的源极；

所述第十三晶体管的漏极为所述第二驱动模块的输出端，栅极连接所述第十四晶体管的漏极；

所述第十四晶体管的栅极为所述第二驱动模块的第二输入端，源极连接所述接地端，漏极连接所述第十五晶体管的漏极；

所述第十五晶体管的栅极连接所述第十四晶体管的栅极，源极连接一供电电源。

5.根据权利要求4所述的功率开关的驱动电路，其特征在于，所述第十二晶体管、第十三晶体管、第十四晶体管为NMOS管，所述第十五晶体管为PMOS管。

6.根据权利要求1所述的功率开关的驱动电路，其特征在于，所述钳位模块包含第十晶体管、第十一晶体管和第三电阻；

所述第十晶体管的源极连接一功率电源，栅极为所述钳位模块的第一输入端，漏极与栅极连接；

所述第十一晶体管的源极连接所述功率电源，栅极为所述钳位模块的第二输入端，漏极为所述钳位模块的输出端；

所述第三电阻的一端连接所述第十晶体管的栅极，另一端连接所述第十一晶体管的栅极。

7.根据权利要求6所述的功率开关的驱动电路，其特征在于，所述第十晶体管、第十一晶体管均为PMOS管。

8.根据权利要求1所述的功率开关的驱动电路，其特征在于，所述上拉模块包含第二晶体管、第三晶体管、第一电阻和第二电阻；

所述第二晶体管的漏极为所述上拉模块的输出端，栅极与所述第三晶体管的栅极相连，源极与所述第二电阻的一端相连；

所述第二电阻的另一端连接一功率电源；

所述第三晶体管的栅极为所述上拉模块的输入端，漏极与栅极连接，源极与所述第三电阻的一端相连；

所述第三电阻的另一端连接所述功率电源。