[发明专利]模数转换器

说明书

本发明公开了一种模数转换器，能够在降低噪声的同时提高净采样率。其包括：第一逐次逼近块以及第二逐次逼近块，用于轮流对输入电压进行采样；噪声整形电路，交替地从该第一逐次逼近块接收第一残余电压以及从该第二逐次逼近块接收第二残余电压，并且输出噪声整形信号以注入该第一逐次逼近块与该第二逐次逼近块中。

技术领域

本发明涉及电子器件，尤其涉及一种模数转换器(Analog-to-DigitalConverter，ADC)。

背景技术

在电子领域中，ADC是一种将模拟输入转换为数字信号的系统。当今，具有电荷再分配的SAR ADC(successive approximation analog-to-digital converter，逐次逼近型模拟至数字转换器)非常普遍。

图1为SAR ADC的示例。在第一操作阶段，输入电压Vin被底板采样(bottom-platesampled)到加权电容阵列102上。在该采样阶段之后，将加权电容阵列102中的电容的底板切换至用于逐次逼近方案的共模电压GND。比较器104测试采样电压(从加权电容阵列102的顶板TP得到)的符号以及自比较器104输出的符号决定被反馈以切换加权电容阵列102中当前MSB(Most Significant Bit，最低有效位)电容的底板电压。当需要电压减法(voltagesubtraction)时，当前MSB电容的底板切换至更低的参考电压Vrefl。当需要电压加法(voltage addition)时，当前MSB电容的底板切换至更高的参考电压Vrefh。在逐次逼近方案中，逐个地切换加权电容阵列102中的电容的底板。收集比较器104的输出并转换为输入电压Vin的数字表示Dout。

但是，采样阶段加上逐次逼近方案限制了ADC的速度。

另外，当设计ADC时，也需要考虑来自比较器104的量化误差和噪声。

发明内容

有鉴于此，本发明实施例提供了一种模数转换器。

本发明提供了一种模数转换器，包括：第一逐次逼近块以及第二逐次逼近块，用于轮流对输入电压进行采样；噪声整形电路，交替地从该第一逐次逼近块接收第一残余电压以及从该第二逐次逼近块接收第二残余电压，并且输出噪声整形信号以注入该第一逐次逼近块与该第二逐次逼近块中。

其中，进一步包括：多工器，交替地输出来自该第一逐次逼近块的第一数字表示以及来自该第二逐次逼近块的第二数字表示，以形成该输入电压的数字表示。

其中，该第一逐次逼近块及该第二逐次逼近块在各自的输入采样时段内采样该输入电压；该第一逐次逼近块及该第二逐次逼近块在各自的逐次逼近转换时段内执行该输入电压的逐次逼近；该第一逐次逼近块及该第二逐次逼近块在各自的残余采样时段内分别维持该第一残余电压及该第二残余电压以供该噪声整形电路采样。

其中，该第一逐次逼近块的输入采样时段与该第二逐次逼近块的逐次逼近转换时段及/或残余采样时段重叠；该第二逐次逼近块的残余采样时段接着该第二逐次逼近块的逐次逼近转换时段。

其中，该第一逐次逼近块的输入采样时段与该第二逐次逼近块的逐次逼近转换时段同时开始，及/或，该第一逐次逼近块的输入采样时段与该第二逐次逼近块的残余采样时段同时结束。

其中，该第二逐次逼近块的输入采样时段接着该第一逐次逼近块的输入采样时段。

其中，该第一逐次逼近块的输入采样时段持续整个输入采样周期，该第二逐次逼近块的逐次逼近转换时段及残余采样时段均持续半个输入采样周期。

其中，该第一逐次逼近块的逐次逼近转换时段与该第二逐次逼近块的残余采样时段及/或输入采样时段重叠；其中，该第二逐次逼近块的输入采样时段接着该第二逐次逼近块的残余采样时段。