[发明专利]一种具有表面应力调制结构的应变NMOSFET器件

说明书

本发明涉及半导体技术，具体为一种具有表面应力调制结构的应变NMOSFET器件。本发明通过两个绝缘介质层分别紧靠设置于源区和漏区外侧表面，并且位于浅槽隔离区的正上方，在栅两侧到绝缘介质层之间的源区和漏区上方区域分别形成两个槽形结构，从而控制NMOSFET器件沟道区域内的应力，使其弛豫，实现抑制压应变氮化硅盖帽层对NMOSFET性能的不利影响。本发明对使用压应变氮化硅盖帽层来提升PMOSFET性能的CMOS集成电路，由于避免了对NMOSFET表面的压应变氮化硅盖帽层进行刻蚀，有效地抑制了压应变氮化硅盖帽层所造成的NMOSFET性能的下降，从而降低工艺的复杂度。

技术领域

本发明涉及半导体技术，特别涉及应变金属氧化物半导体场效应晶体管(MOSFET，metal oxide semiconductor Field-Effect Transistor)，具体为一种具有表面应力调制结构的应变NMOSFET器件。

背景技术

随着集成电路的发展，器件的尺寸变得越来越小，通过等比例缩小来提高硅基MOSFET(金属氧化物半导体场效应晶体管)性能的方法受到越来越多物理、工艺的限制，在小尺寸的制造工艺下，应变硅(Strained Silicon，SSi)技术通过应力的引入使得器件的载流子迁移率有较大的提高，使得器件的输出电流得以提升，进而提高电路的性能，并且能够与现有Si工艺兼容，因此受到广泛地关注和研究，并被应用于集成电路的制造中。

目前氮化硅盖帽层技术在应变CMOS(互补金属氧化物半导体)中有着广泛应用。在CMOS集成电路制造中，经常会在芯片表面淀积压应变氮化硅盖帽层以提升PMOSFET性能，但该盖帽层往往会造成NMOSFET性能退化(引入压应变氮化硅盖帽层的CMOS剖面图如图1所示)。为了避免由于压应变氮化硅盖帽层所造成的NMOSFET性能退化的问题，工业界一般采用选择性刻蚀去掉NMOSFET表面压应变氮化硅盖帽层的方法来解决该问题，但这种方法又同时带来了工艺复杂性增加的问题，进而直接导致了工艺成本的增大及成品率的降低(刻蚀NMOSFET表面的压应变氮化硅盖帽层的CMOS剖面图如图2所示)。因此，要避免刻蚀NMOSFET表面压应变氮化硅盖帽层刻蚀工艺，应采取某种方式，能在不去除NMOSFET表面的压应变氮化硅盖帽层的情况下有效地抑制NMOSFET性能的下降，从而达到降低工艺复杂度的目的。

发明内容

针对上述存在问题或不足，为解决目前CMOS集成电路中，在芯片表面淀积压应变氮化硅盖帽层提升PMOSFET性能时，须采用选择性刻蚀去掉NMOSFET表面压应变氮化硅盖帽层的方法来避免NMOSFET性能退化，从而带来的工艺复杂性增加的问题。本发明提供了一种具有表面应力调制结构的应变NMOSFET器件，可使上述压应变氮化硅盖帽层造成的NMOSFET性能退化得到有效抑制。采用该结构后，可避免刻蚀NMOSFET表面压应变氮化硅盖帽层，从而降低工艺复杂度。

该具有表面应力调制结构的应变NMOSFET器件，包括栅氧化层、栅极、两个侧墙、半导体衬底、源极、漏极、源区、漏区、两个轻掺杂漏区(LDD区)、两个绝缘介质层、两个浅槽隔离区及压应变氮化硅盖帽层。

源区与一个LDD区并列设置在半导体衬底上表面靠近源极位置，漏区与另一个LDD区并列设置在半导体衬底上表面靠近漏极位置，两个LDD区之间的半导体衬底上表面设置有栅氧化层，栅极设置在栅氧化层上方，栅极靠近源极和漏极的两侧各设置有一个侧墙，侧墙下表面与LDD区上表面相接触；两个浅槽隔离区分别与源区与漏区紧靠，其中填充有绝缘介质。

所述两个绝缘介质层分别紧靠设置于源区和漏区外侧表面，并且位于浅槽隔离区的正上方，在栅两侧到上述绝缘介质层之间的源区和漏区上方区域分别形成槽形结构，共计两个；压应变氮化硅盖帽层覆盖于包括上述槽形结构的整个器件上表面；两个绝缘介质层的厚度不低于0.5倍栅高。

进一步的，所述两个绝缘介质层为单层或多层结构，其材料选用二氧化硅、氮化硅或其他与CMOS工艺兼容的绝缘介质材料。