[发明专利]一种超声相控阵回波信号接收系统及方法

权利要求书

1.一种超声相控阵回波信号接收系统，其特征在于，所述超声相控阵回波信号接收系统通过PCIE通讯方式与上位机进行通讯；所述超声相控阵回波信号接收系统包括：探头连接器(1)、高压发送器/接收器开关(2)、32通道模拟前端AFE(3)、FPGA数据处理及控制中心(4)、DDR3内存模组(5)以及辅助控制模块(6)；其中，

所述探头连接器(1)的输入端用于与128通道超声相控阵阵列探头连接；

所述探头连接器(1)的输出端与所述高压发送器/接收器开关(2)的输入端连接；

所述高压发送器/接收器开关(2)的输出端与所述32通道模拟前端AFE(3)的输入端连接；

所述32通道模拟前端AFE(3)的输出端与所述FPGA数据处理及控制中心(4)的输入端连接；

所述FPGA数据处理及控制中心(4)与DDR3内存模组(5)连接；

所述辅助控制模块(6)分别与所述高压发送器/接收器开关(2)、32通道模拟前端AFE(3)以及FPGA数据处理及控制中心(4)连接；

所述超声相控阵回波信号接收系统进一步包括时钟分配器(10)，所述时钟分配器的输出端与所述32通道模拟前端AFE(3)连接，所述时钟分配器(10)的输入端与所述辅助控制模块(6)连接；

所述超声相控阵回波信号接收系统包括第一时钟晶振以及第二时钟晶振；所述第一时钟晶振与所述FPGA数据处理及控制中心(4)连接；所述第二时钟晶振与所述时钟分配器(10)连接；

所述的辅助控制模块(6)基于CPLD实现，所述辅助控制模块(6)包括：时钟控制(61)、AFE控制模块(62)、衰减增益控制单元(63)、高压T/R切换开关控制模块(64)及旋转编码器解码模块(65)；其中，

所述时钟控制(61)与所述时钟分配器(10)连接；

所述AFE控制模块(62)与所述32通道模拟前端AFE(3)连接；

所述衰减增益控制单元(63)与所述衰减增益控制模块(11)连接；

所述高压T/R切换开关控制模块(64)与所述高压发送器/接收器开关(2) 连接；

所述旋转编码器解码模块(65)用于与所述128通道超声相控阵阵列探头中的旋转编码器连接。

2.如权利要求1所述的超声相控阵回波信号接收系统，其特征在于，所述超声相控阵回波信号接收系统进一步包括衰减增益控制模块(11)，所述衰减增益控制模块(11)的输出端与所述32通道模拟前端AFE(3)连接，所述衰减增益控制模块(11)的输入端与所述辅助控制模块(6)连接。

3.如权利要求1所述的超声相控阵回波信号接收系统，其特征在于，所述FPGA数据处理及控制中心(4)包括：串转并模块(41)、数据缓冲存储模块(43)、PCIE通讯模块(44)、控制模块(42)和用户参数配置模块(45)；其中，

所述串转并模块(41)的输入端与所述32通道模拟前端AFE(3)连接，所述串转并模块(41)的输出端与所述数据缓存模块(43)的输入端连接；

所述数据缓冲存储模块(43)分别与DDR3内存模组(5)以及所述PCIE通讯模块(44)连接；

所述控制模块(42)分别与所述数据缓冲存储模块(43)以及PCIE通讯模块(44)连接；

所述用户参数配置模块(45)分别与所述PCIE通讯模块(44)以及所述辅助控制模块(6)连接。

4.一种回波信号接收系统接收128通道超声相控阵回波信号的方法，其特征在于，回波信号接收系统采用权利要求1-3任一项所述的超声相控阵回波信号接收系统，所述回波信号接收系统接收128通道超声相控阵回波信号的方法包括如下步骤：

步骤1：将探头连接器与128通道超声相控阵阵列探头连接，将128通道超声相控阵阵列探头的128个回波信号引入到接收系统中；

步骤2：通过高压发送器/接收器开关(2)进行128通道选32通道的功能；

步骤3：使32通道模拟前端AFE(3)对选中的32通道低压回波信号进行低噪声放大、程控放大、抗混叠滤波及模数转换处理，最终将32路模拟信号转换为FPGA可接受的32路数字信号；

步骤4：通过FPGA数据处理及控制中心(4)完成LVDS信号串转并、数据缓冲存储、PCIE通讯、逻辑控制功能；并通过DDR3内存模组(5)对原始数据进行缓存；

步骤5：接到上位机传送原始数据的指令后，存储在DDR3内存模组(5)中的原始数据经FPGA的PCIE传输模块传送给上位机。