[发明专利]用于反熔丝的现场可编程门阵列的布局布线显示方法

说明书

本发明涉及一种用于反熔丝的现场可编程门阵列的布局布线显示方法，将整个芯片结构图作为整体画布，建立芯片坐标系；将整体画布划分成若干个小画布，得到每个小画布对应的坐标系中坐标位置，并按照行列顺序对每个小画布进行编号；通过CWnd::GetClientRect函数获取显示区域对应的矩形显示框，并通过CDC::DPtoLP坐标转换得到其在画布上的逻辑坐标；确定矩形显示框在整体布图中的涵盖小画布的区域，即为绘制显示区域。本发明可对大规模电路芯片的布局布线进行快速显示；优化了系统资源的使用，减少计算器对图形绘制所使用的资源，可应用于其它需要进行大规模处理图形的软件。

技术领域

本发明涉及现场可编程门阵列的布局布线领域，具体地说是一种用于反熔丝的现场可编程门阵列的布局布线显示方法。

背景技术

现场可编程门阵列(Field Programmable Gate Array,FPGA)是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

目前常见的三种FPGA分别是SRAM系列、Flash系列和反熔丝系列的FPGA。随着FPGA规模逐渐增大，电路的布局布线越加复杂，布局布线显示软件需要显示的内容也随之增多，每一次的图像刷新都将重新绘制所有图像，这就给使用常规算法的软件显示造成了显示过慢，刷新屏幕存在残影等问题。

发明内容

针对现有技术的不足，本发明提供一种用于反熔丝的现场可编程门阵列的布局布线显示方法。

本发明为实现上述目的所采用的技术方案是：

一种用于反熔丝的现场可编程门阵列的布局布线显示方法，包括以下步骤：

步骤1：将整个芯片结构图作为整体画布，建立芯片坐标系；

步骤2：将整体画布划分成若干个小画布，得到每个小画布对应的坐标系中坐标位置，并按照行列顺序对每个小画布进行编号；

步骤3：通过CWnd::GetClientRect函数获取显示区域对应的矩形显示框，并通过CDC::DPtoLP坐标转换得到其在画布上的逻辑坐标；

步骤4：确定矩形显示框在整体布图中的涵盖小画布的区域，即为绘制显示区域。

所述芯片坐标系的原点为画布左上角的第一个像素点；横向为坐标系的x轴，纵向为坐标系的y轴，以原点为中心，x轴从左向右递增，y轴从上到下递增。

所述行列顺序为从左到右的列顺序和从上到下的行顺序。

所述将整体画布划分成若干个小画布为将有相同类型逻辑结构的反熔丝FPGA器件划分为一个小画布，且每个小画布为矩形。

逻辑结构的类型包括逻辑功能块及其所连接的资源线网单元；输入输出功能块及其所连接的资源线网单元；反熔丝矩阵及其所连接的资源线网单元。

所述确定矩形显示框在整体布图中的涵盖小画布的区域包括根据矩形显示框的边框所处位置得到该矩形显示框的边框所处于的小画布区域，并得出矩形显示框的边框内部涵盖的小画布区域，二者的区域之和即为绘制显示区域。

本发明具有以下有益效果及优点：

1.本发明可对大规模电路芯片的布局布线进行快速显示；

2.本发明可应用于其它需要进行大规模处理图形的软件；

3.本发明优化了系统资源的使用，减少计算器对图形绘制所使用的资源。

附图说明

图1是本发明的芯片整体结构图；

图2是本发明的芯片结构放大后的细节图；