[发明专利]显示装置、阵列基板、像素电路及其驱动方法

权利要求书

1.一种像素电路，其特征在于，包括：复位单元、驱动控制单元、供电单元、储能单元、驱动单元和发光单元，其中，

所述复位单元分别与第一扫描端、复位端、第二扫描端、参考电源端、第一控制点和第二控制点相连，用于根据所述第一扫描端的扫描信号将所述复位端的输入电压写入所述第一控制点，并根据所述第二扫描端的扫描信号将所述参考电源端的输入电压写入所述第二控制点；

所述驱动控制单元分别与第三扫描端、数据端和所述第一控制点相连，用于根据所述第三扫描端的扫描信号将所述数据端的输入电压写入所述第一控制点，其中，所述数据端的输入电压大于所述复位端的输入电压与所述驱动单元的阈值电压之差；

所述供电单元分别与第一电源端、所述第二扫描端、所述第二控制点、第三控制点和第四控制点相连，用于根据所述第二扫描端的扫描信号将所述第一电源端的电压提供给所述第二控制点，并使所述第三控制点和所述第四控制点相连通；

所述储能单元分别与所述第一控制点和所述第二控制点相连，用于存储所述第一控制点和所述第二控制点的电压；

所述驱动单元分别与所述第一控制点、所述第二控制点和所述第三控制点相连，用于在所述第一控制点和所述第二控制点的电压的控制下放电；

所述发光单元分别与所述第四控制点和第二电源端相连，用于在所述第四控制点的电压的控制下发光。

2.如权利要求1所述的像素电路，其特征在于，所述复位单元包括：

第一晶体管，所述第一晶体管的控制极与所述第一扫描端相连，所述第一晶体管的第一极与所述复位端相连，所述第一晶体管的第二极与所述第一控制点相连；

第二晶体管，所述第二晶体管的控制极与所述第二扫描端相连，所述第二晶体管的第一极与所述参考电源端相连，所述第二晶体管的第二极与所述第二控制点相连。

3.如权利要求2所述的像素电路，其特征在于，所述第一晶体管为P型晶体管，所述第二晶体管为N型晶体管。

4.如权利要求1所述的像素电路，其特征在于，所述驱动控制单元包括：

第三晶体管，所述第三晶体管的控制极与所述第三扫描端相连，所述第三晶体管的第一极与所述数据端相连；

第四晶体管，所述第四晶体管的第一极与所述第三晶体管的第二极相连，所述第四晶体管的控制极与所述第四晶体管的第二极相连后与所述第一控制点相连。

5.如权利要求4所述的像素电路，其特征在于，所述第三晶体管和所述第四晶体管均为P型晶体管。

6.如权利要求1所述的像素电路，其特征在于，所述供电单元包括：

第五晶体管，所述第五晶体管的控制极与所述第二扫描端相连，所述第五晶体管的第一极与所述第一电源端相连，所述第五晶体管的第二极与所述第二控制点相连；

第六晶体管，所述第六晶体管的控制极与所述第二扫描端相连，所述第六晶体管的第一极与所述第三控制点相连，所述第六晶体管的第二极与所述第四控制点相连。

7.如权利要求6所述的像素电路，其特征在于，所述第五晶体管和所述第六晶体管均为P型晶体管。

8.如权利要求1所述的像素电路，其特征在于，所述驱动单元包括驱动晶体管，所述驱动晶体管的控制极与所述第一控制点相连，所述驱动晶体管的第一极与所述第二控制点相连，所述驱动晶体管的第二极与所述第三控制点相连，其中，所述驱动单元的阈值电压为所述驱动晶体管的阈值电压。

9.如权利要求1所述的像素电路，其特征在于，所述驱动晶体管为P型晶体管。

10.如权利要求1所述的像素电路，其特征在于，所述储能单元包括储能电容，所述储能电容的一端与所述第一控制点相连，所述储能电容的另一端与所述第二控制点相连。

11.如权利要求1所述的像素电路，其特征在于，所述发光单元包括有机发光二极管，所述有机发光二极管的一端与所述第四控制点相连，所述有机发光二极管的另一端与所述第二电源端相连。