[发明专利]金属栅极结构、半导体器件及其制造方法

说明书

提供了一种金属栅极结构以及包括实施金属栅极切割工艺的相关方法。金属栅极切割工艺包括多个蚀刻步骤。例如，实施第一各向异性干刻蚀，实施第二各向同性干刻蚀，并且实施第三湿刻蚀。在一些实施例中，第二各向同性蚀刻去除包括含金属层的金属栅极层的残留部分。在一些实施例中，第三蚀刻去除介电层的残留部分。本发明还提供了半导体器件及其制造方法。

技术领域

本发明的实施例一般地涉及半导体技术领域，更具体地，涉及半导体器件及其制造方法。

背景技术

电子产业已经经历了对更小和更快的电子器件的不断增长的需求，更小和更快的电子器件能够同时支持更多日益复杂和精密的功能件。因此，半导体产业中持续存在制造低成本、高性能和低功耗的集成电路(IC)的趋势。到目前为止，已经通过按比例缩小半导体IC尺寸(例如，最小部件尺寸)在很大程度上实现了这些目标，从而提高了生产效率并且降低了相关成本。然而，这种按比例缩小还产生了半导体制造工艺的增加的复杂程度。因此，实现半导体IC和器件的持续进步需要半导体制造工艺和技术中的类似的进步。

已经引入多栅极器件以通过增加栅极-沟道连接、减小截止电流和降低短沟道效应(SCE)试图改进栅极控制。已经引入的一种这样的多栅极器件是鳍式场效应晶体管(FinFET)。FinFET的名字来源于鳍结构，鳍结构从衬底(其上形成该鳍结构)延伸，并且鳍结构用于形成FET沟道。FinFET与传统的互补金属氧化物半导体(CMOS)工艺兼容并且它们的三维结构允许它们积极地按比例缩小同时保持栅极控制和缓解SCE。另外，已经引入了金属栅电极作为多晶硅栅电极的替代物。金属栅电极提供了优于多晶硅栅电极的许多优势，诸如避免多晶硅耗尽效应、通过选择适当的栅极金属的功函数调整；以及其他益处。举例来说，金属栅电极制造工艺可以包括金属层沉积，接着是后续的金属层切割工艺。在一些情况下，金属栅极线切割工艺可能导致损失层间电介质(ILD)的部分，金属层的不期望的残留物和/或包括可能导致器件可靠性降低的其他问题。

因此，现有技术还没有证明在所有方面都完全令人满意。

发明内容

根据本发明的一方面，提供了一种制造半导体器件的方法，包括：在衬底上形成第一鳍和第二鳍，所述第一鳍具有第一栅极区，以及所述第二鳍具有第二栅极区；在所述第一栅极区和所述第二栅极区上方形成金属栅极线，其中，所述金属栅极线从所述第一鳍延伸至所述第二鳍；以及实施线切割工艺以将所述金属栅极线分成第一金属栅极线和第二金属栅极线，其中，所述线切割工艺包括：实施第一蚀刻：在所述第一蚀刻之后，实施第二蚀刻；以及在所述第二蚀刻之后，实施第三蚀刻。

根据本发明的另一方面，提供了一种制造半导体器件的方法，包括：在衬底上方的沟槽中形成金属栅极结构，其中，形成所述金属栅极结构包括：形成栅极介电层；在所述栅极介电层上方形成第一金属层；以及在所述第一金属层上方形成第二金属层；以及对所述金属栅极结构实施切割栅极工艺以形成所述金属栅极结构的第一部分和所述金属栅极结构的第二部分，所述第一部分和第二部分具有位于其间的切口区，其中，实施所述切割栅极工艺包括：实施第一蚀刻工艺以去除所述第二金属层的第一区域、所述第一金属层的第一区域和所述栅极介电层的第一区域；实施第二蚀刻工艺以去除所述第一金属层的第二区域；以及实施第三蚀刻工艺以去除所述栅极介电层的第二区域。

根据本发明的又一方面，提供了一种半导体器件，包括：第一鳍和第二鳍，从衬底延伸，所述第一鳍具有第一栅极区，以及所述第二鳍具有第二栅极区，并且浅沟槽隔离(STI)结构介于所述第一鳍和所述第二鳍之间；金属栅极结构的第一部分，设置在所述第一栅极区上方，以及所述金属栅极结构的第二部分，设置在所述第二栅极区上方，其中，通过切口栅极区分离所述第一部分和所述第二部分；以及介电层，设置在所述切口栅极区中；其中，所述金属栅极结构的第一部分具有邻接所述切口栅极区的第一面，其中，所述第一面具有与所述STI结构相邻的第一宽度和位于所述第一宽度之上的第二宽度，所述第二宽度小于所述第一宽度。

附图说明