[发明专利]鳍临界尺寸负载优化

说明书

本文公开了具有优化的鳍临界尺寸负载的集成电路器件。示例性集成电路器件包括包含第一多鳍结构的核心区域和包含第二多鳍结构的输入/输出区域。第一多鳍结构具有第一宽度并且第二多鳍结构具有第二宽度。第一宽度大于第二宽度。在一些实施方式中，第一多鳍结构具有第一鳍间隔并且第二多鳍结构具有第二鳍间隔。第一鳍间隔小于第二鳍间隔。在一些实施方式中，第一多鳍结构的第一邻近鳍间距大于或等于三倍的最小鳍间距，并且第二多鳍结构的第二邻近鳍间距小于或等于两倍的最小鳍间距。本发明的实施例还涉及鳍临界尺寸负载优化。

技术领域

本发明的实施例涉及鳍临界尺寸负载优化。

背景技术

集成电路(IC)工业已经经历了指数增长。IC材料和设计中的技术进步已经产生了多代IC，其中，每一代都比上一代具有更小和更复杂的电路。在IC的演化过程中，功能密度(即，每芯片面积的互连器件的数量)已经普遍增大，而几何尺寸(即，可以使用制造工艺产生的最小组件)已经减小。这种按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。

这种按比例缩小已经增加了处理和制造IC的复杂性，并且为了实现这些进步，需要IC处理和制造中的类似发展。例如，随着鳍式场效应晶体管(FinFET)技术朝着更小的部件尺寸发展，FinFET制造工艺显着受到工艺裕度降低的限制。具体地，在存在多个鳍密度的情况下，减小的鳍间距和增加的鳍高度防止传统的蚀刻工艺完全地或充分地去除鳍之间的材料。因此，不是FinFET器件的所有优势都可以实现。

发明内容

本发明的实施例提供了一种集成电路器件，包括：核心区域，包括第一多鳍结构；输入/输出区域，包括第二多鳍结构；以及其中，所述第一多鳍结构具有第一宽度，并且所述第二多鳍结构具有第二宽度，其中，所述第一宽度大于所述第二宽度。

本发明的另一实施例提供了一种集成电路器件，包括：多鳍结构，设置在衬底上方，其中，所述多鳍结构包括设置在鳍间鳍之间的鳍内鳍；其中，所述鳍间鳍具有鳍间宽度，并且所述鳍内鳍具有鳍内宽度，其中，所述鳍间宽度大于所述鳍内宽度；其中，所述鳍间鳍具有大于或等于三倍的最小鳍间距的鳍间邻近鳍间距；以及其中，所述鳍内鳍具有小于或等于两倍的所述最小鳍间距的鳍内邻近鳍间距。

本发明的又一实施例提供了一种方法，包括：在核心区中形成第一多鳍结构，其中，所述第一多鳍结构具有第一宽度；在外围区中形成第二多鳍结构，其中，所述第二多鳍结构具有第二宽度，并且其中，所述第一宽度大于所述第二宽度；以及在所述第一多鳍结构上方形成第一栅极结构并且在所述第二多鳍结构上方形成第二栅极结构。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A至图1C、图2A至图2C、图3A至图3C、图4A至图4E、图5A至图5E、图6A至图6E是根据本发明的各个方面的处于各个制造阶段的部分或全部的集成电路器件的局部示意图。

图7是根据本发明的各个方面的用于制造集成电路器件的方法的流程图。

图8是根据本发明的各个方面的部分或全部的集成电路器件的局部截面图。

具体实施方式

本发明通常涉及集成电路器件，并且更具体地，涉及鳍式场效应晶体管(FinFET)器件。

以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。