[发明专利]半导体芯片及其制作方法

说明书

本发明提供了一种半导体芯片的制作方法，包括：提供半导体衬底；在所述半导体衬底制作芯片内部电路，其中所述芯片内部电路包括金属走线层；在所述芯片内部电路表面形成绝缘介质层；在所述绝缘层表面形成压焊金属层，所述压焊金属层包括多个压焊块，且至少部分压焊块与所述金属走线层相交叠。本发明还提供一种采用上述方法制作而成的半导体芯片。本发明提供的半导体芯片及其制作方法可以减小半导体芯片面积，降低半导体芯片制作成本。

【技术领域】

本发明涉及半导体芯片制造技术领域，特别地，涉及一种半导体芯片及其制作方法。

【背景技术】

半导体芯片在当前电子产品(特别是智能终端)扮演的角色越来越重要。对于常规的半导体芯片来说，压焊块和金属走线一般是在同一层金属层上通过光刻和刻蚀工艺制作出来的，如图1所示。其中，芯片内部电路的主要布置元器件和金属走线，而在半导体芯片的边缘区域，主要布置压焊块。对于绝大多数的芯片，压焊块的面积，一般至少占到整个芯片面积的20％以上，有些甚至能达到70％。而压焊块的作用仅仅是封装打线的时候使用，对半导体芯片的内部电路的功能不起到作用。

众所周知，半导体芯片的制造成本，跟半导体芯片的面积直接相关，芯片面积越小，单个芯片的成本越低。对于上述将压焊块设置在在芯片内部电路外围的半导体芯片，由于压焊块需要占据大量芯片面积，导致芯片整体器件面积较大，因此芯片制作成本一般较大。

有鉴于此，有必要提供一种半导体芯片及其制作方法，以解决现有技术存在的上述问题。

【发明内容】

本发明的其中一个目的在于为解决上述问题而提供一种半导体芯片的制作方法。本发明的另一个目的在于提供一种采用上述制作方法制作而成的半导体芯片。

本发明提供的半导体芯片的制作方法，包括：提供半导体衬底；在所述半导体衬底制作芯片内部电路，其中所述芯片内部电路包括金属走线层；在所述芯片内部电路表面形成绝缘介质层；在所述绝缘层表面形成压焊金属层，所述压焊金属层包括多个压焊块，且至少部分压焊块与所述金属走线层相交叠。

作为在本发明提供的半导体芯片的制作方法的一种改进，在一种优选实施例中，所述绝缘介质层为二氧化硅层，其用于对所述压焊金属层和所述芯片内部电路之间进行电性隔离。

作为在本发明提供的半导体芯片的制作方法的一种改进，在一种优选实施例中，所述绝缘介质层包括通孔，且所述压焊金属层通过所述通孔与所述金属走线层进行电性连接。

作为在本发明提供的半导体芯片的制作方法的一种改进，在一种优选实施例中，所述压焊金属层为铝硅铜的合金层，其用于在所述半导体芯片的封装时用来在所述半导体芯片的表面制作金属连线。

作为在本发明提供的半导体芯片的制作方法的一种改进，在一种优选实施例中，所述压焊金属层制作在所述金属走线层的正上方。

本发明提供的半导体芯片，包括：半导体衬底、芯片内部电路、绝缘介质层和压焊金属层，其中所述芯片内部电路制作在所述半导体衬底，且其包括金属走线层；所述绝缘介质层形成在所述压焊金属层和所述芯片内部电路之间；所述压焊金属层包括多个压焊块，其中至少部分压焊块与所述金属走线层之间具有交叠区域。

作为在本发明提供的半导体芯片的一种改进，在一种优选实施例中，述绝缘介质层为二氧化硅层，其用于对所述压焊金属层和所述芯片内部电路之间进行电性隔离。

作为在本发明提供的半导体芯片的一种改进，在一种优选实施例中，所述绝缘介质层包括通孔，且所述压焊金属层通过所述通孔与所述金属走线层进行电性接。

作为在本发明提供的半导体芯片的一种改进，在一种优选实施例中，所述压焊金属层为铝硅铜的合金层，其用于在所述半导体芯片的封装时用来在所述半导体芯片的表面制作金属连线。