[发明专利]LDMOS器件

说明书

本发明公开了一种LDMOS器件，包括：N型重掺杂的半导体衬底和其表面的第二导电类型轻掺杂的第一外延层；形成于第一外延层中的第二导电类型掺杂的沟道区和第一导电类型掺杂的漂移区；由栅氧化层和多晶硅栅叠加形成的平面栅结构；第一导电类型重掺杂的源区形成于沟道区表面，第一导电类型重掺杂的漏区形成于漂移区的表面；在源区和半导体衬底之间形成由穿过沟道区和第一外延层的连接结构，连接结构使源区和底部的半导体衬底形成电连接；通过将半导体衬底设置为N型重掺杂，利用N型掺杂更易提高掺杂浓度以及电子的迁移率更高的特点降低器件的比导通电阻。本发明能降低器件的比导通电阻。

技术领域

本发明涉及一种半导体集成电路，特别是涉及一种横向扩散金属氧化物半导体(LDMOS)器件。

背景技术

如图1所示，是现有第一种LDMOS器件的结构示意图；图1中是以N型LDMOS器件为例进行说明，P型LDMOS器件和N型LDMOS器件能集成在同一半导体衬底上，所以通过对半导体衬底上的器件结构的掺杂类型做相应的变换即可得到P型LDMOS器件，故不对P型LDMOS器件做详细说明。现有第一种LDMOS器件包括：

P型重掺杂的半导体衬底如硅衬底101。

在半导体衬底101的表面形成由P型轻掺杂的外延层102，掺杂体浓度通常在1e14cm^-3～1e16cm^-3之间。外延层102的掺杂浓度和厚度会决定器件的击穿电压。

N型轻掺杂的漂移区103，漂移区103的掺杂浓度和长度也决定了器件的击穿电压。器件要求的击穿电压越高，漂移区103的掺杂浓度越低，长度越长。

P型轻掺杂的沟道区105形成于外延层102的选定区域中且和漂移区103相隔有距离；沟道区105的掺杂浓度决定了器件的阈值电压。

栅极结构包括栅氧化层110和多晶硅栅109；对于N型LDMOS器件，通常多晶硅栅109是N型重掺杂的。栅氧化层110的厚度也会决定器件的阈值电压，还会决定器件的跨导。为了提高器件的跨导通常需要降低栅氧化层110的厚度。但是太薄的栅氧化层110厚度，会降低栅极结构的击穿电压。

N型重掺杂的源区108a形成于沟道区105的表面且和多晶硅栅109的第一侧自对准。

N型重掺杂的漏区108b形成于漂移区103的表面且会和多晶硅栅109的第二侧相隔有距离，多晶硅栅109的第二侧会延伸到漂移区103的表面上方。

在沟道区105中还形成有P型重掺杂的阱接触区111。

在源区108a、漏区108b和多晶硅栅109的顶部形成有接触孔106并通过接触孔连接对应的由正面金属层107组成的电极。其中，源区108a和正面金属层107组成的源极连接，源区108a对应的接触孔的底部还连接阱接触区111实现同时将沟道区105连接到源极。漏区108b和正面金属层107组成的漏极连接，多晶硅栅109和正面金属层107组成的栅极连接。

图1中仅显示了一层正面金属层107，通常的LDMOS器件一层金属就可以了。但是为了降低器件的寄生电容和减小器件的寄生电阻，可以采用二层甚至三层正面金属层。

P型重掺杂的区域104穿过沟道区105和外延层102，实现源区108a和底部的半导体衬底101的连接并最后都连接到源极。

图1所示的LDMOS器件的特点是：

源极从芯片的背面即半导体衬底的背面引出；而栅极和漏极从芯片的上表面引出。

这点跟现有垂直双扩散金属氧化物半导体场效应晶体管(VDMOS)或者沟槽栅MOSFET不同，VDMOS或者沟槽栅MOSFET的漏极从背面引出。图1的LDMOS的源极从背面引出的结构能够降低源极的寄生电感和源极的寄生电阻。