[发明专利]用于系统级封装的硅通孔转接板

说明书

本发明涉及一种用于系统级封装的硅通孔转接板，包括：Si衬底(101)；SCR管(102)，设置于Si衬底(101)内，包括：N⁺接触区(1021)、阳极(1022)、P⁺接触区(1023)和阴极(1024)；隔离区(103)，设置于Si衬底(101)内且上下贯通Si衬底(101)，用于在SCR管(102)外的水平方向形成SCR管(102)的封闭区域；第一绝缘层(104)，设置于Si衬底(101)的上表面；第二绝缘层(105)，设置于Si衬底(101)的下表面；第一TSV区(106)和第二TSV区(107)，设置于Si衬底(101)内且位于封闭区域的两侧，第一TSV区(106)和第二TSV区(107)内填充材料为铜。本发明提供的硅通孔转接板通过在硅通孔转接板上加工ESD防护器件SCR管，增强了层叠封装芯片的抗静电能力。

技术领域

本发明属半导体集成电路技术领域，特别涉及一种用于系统级封装的硅通孔转接板。

背景技术

目前为止集成电路的特征尺寸已经低至7nm，在单个芯片上集成的晶体管数量已经到达百亿级别，伴随百亿级别的晶体管数量的要求，片上资源和互连线长度问题成为现今集成电路领域发展的瓶颈，3D集成电路被认为是未来集成电路的发展方向，它在原有电路的基础上，在Z轴上层叠，以求在最小的面积上集成更多的功能，这种方法克服了原有集成度的限制，利用新兴技术硅通孔(Through-SiliconVia,TSV)，大幅度的提高了集成电路的性能，降低线上延迟，减小芯片功耗。

在半导体行业里面，随着集成电路集成度的提高以及器件特征尺寸的减小，集成电路中静电放电((Electro-StaticDischarge,ESD))引起的潜在性损坏已经变得越来越明显。据有关报道，集成电路领域的故障中有近35％的故障是由ESD所引发的，因此芯片内部都设计有ESD保护结构来提高器件的可靠性。

转接板通常是指芯片与封装基板之间的互连和引脚再分布的功能层。转接板可以将密集的I/O引线进行再分布，实现多芯片的高密度互连，成为纳米级集成电路与毫米级宏观世界之间电信号连接最有效的手段之一。在利用转接板实现多功能芯片集成时，不同芯片的抗静电能力不同，在三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力；因此如何提高基于TSV工艺的3D-IC的系统级封装抗静电能力成为半导体行业亟待解决的问题。

发明内容

为了提高3D集成电路的抗静电能力，本发明提供了一种用于系统级封装的硅通孔转接板；本发明要解决的技术问题通过以下技术方案实现：

本发明的实施例提供了一种用于系统级封装的硅通孔转接板，包括：

Si衬底101；

SCR管102，设置于所述Si衬底101内，包括：N⁺接触区1021、阳极1022、P⁺接触区1023和阴极1024；

隔离区103，设置于所述Si衬底101内且上下贯通所述Si衬底101，用于在所述SCR管102外的水平方向形成所述SCR管102的封闭区域；

第一绝缘层104，设置于所述Si衬底101的上表面；

第二绝缘层105，设置于所述Si衬底101的下表面；

第一TSV区106和第二TSV区107，设置于所述Si衬底101内且位于所述封闭区域的两侧，所述第一TSV区106和所述第二TSV区107内填充材料为铜；