[发明专利]基于MOS管的TSV转接板及其制备方法

说明书

本发明涉及一种基于MOS管的TSV转接板及其制备方法，该方法包括：选取Si衬底；在所述Si衬底上制备栅极区、源区和漏区形成MOS管器件区；利用刻蚀工艺，在所述MOS管器件区两侧依次制备隔离沟槽和TSV；对所述隔离沟槽进行填充形成隔离区；在所述TSV进行填充形成TSV区；在所述Si衬底上表面制备所述TSV区的第一端面与所述MOS管器件区的铜互连线；在所述TSV区的第二端面制备铜凸点以完成所述TSV转接板的制备。本发明提供的TSV转接板通过在TSV转接板上加工MOS管作为ESD防护器件，解决了基于TSV工艺的集成电路系统级封装抗静电能力弱的问题，增强了集成电路系统级封装的抗静电能力。

技术领域

本发明属半导体集成电路技术领域，特别涉及一种基于MOS管的TSV转接板及其制备方法。

背景技术

如今的半导体工业界普遍认为，三维(Three-Dimension，3D)集成技术，是可以使芯片继续沿着摩尔定律的蓝图向前发展的重要技术之一，这一技术可以缩短互连长度，从而提高电路速度、降低功耗，并增加系统存储带宽。其中，基于硅通孔(Through-SiliconVia，简称TSV)技术的三维集成是重要组成部分，TSV技术可实现芯片与芯片间距离最短、间距最小的互连。

作为芯片成功及量产的重要指标，3D-IC(三维集成电路)堆叠后的整体静电放电(Electro-Static Discharge，简称ESD)性能是一个不容忽视的方面，超大规模的3D-IC芯片在ESD设计上面临着巨大的挑战，ESD会影响整个3D-IC芯片的电学性能，甚至无法正常工作。

转接板通常是指芯片与封装基板之间的互连和引脚再分布的功能层。转接板可以将密集的I/O引线进行再分布，实现多芯片的高密度互连，成为纳米级集成电路与毫米级宏观世界之间电信号连接最有效的手段之一。常规ESD设计重在解决单个芯片内静电放电问题。在利用转接板实现多功能芯片集成时，不同芯片的抗静电能力不同，在三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力，因此如何提高基于TSV工艺的系统级封装的抗静电能力成为半导体行业亟待解决的问题。

发明内容

为了提高基于TSV工艺的3D集成电路的系统级封装抗静电能力，本发明提供了一种基于MOS管的TSV转接板及其制备方法；本发明要解决的技术问题通过以下技术方案实现：

本发明的实施例提供了一种基于MOS管的TSV转接板的制备方法，包括：

S101、选取Si衬底；

S102、在Si衬底上制备栅极区、源区和漏区形成MOS管器件区；

S103、利用刻蚀工艺，在MOS管器件区两侧依次制备隔离沟槽和TSV；

S104、对隔离沟槽进行填充形成隔离区；

S105、在TSV进行填充形成TSV区；

S106、在Si衬底上表面制备TSV区的第一端面与MOS管器件区的铜互连线；

S107、在TSV区的第二端面制备铜凸点以完成TSV转接板的制备。

在本发明的一个实施例中，S102包括：

S1021、在Si衬底光刻P阱区图形，采用带胶离子注入工艺形成P阱；

S1022、利用热氧化工艺在Si衬底上表面形成栅氧化层；

S1023、采用带胶离子注入工艺进行阈值电压调整；

S1024、利用化学气相淀积(Chemical Vapor Deposition，简称CVD)工艺，在Si衬底上表面淀积多晶硅，光刻栅电极图形，利用干法刻蚀工艺刻蚀多晶硅形成多晶硅栅；

S1025、光刻栅电极图形，利用带胶离子注入工艺对多晶硅栅进行掺杂形成栅极区。