[发明专利]用于系统级封装的硅通孔转接板及其制备方法

说明书

本发明涉及一种用于系统级封装的硅通孔转接板及其制备方法，该方法包括：选取衬底材料；刻蚀所述衬底材料形成多个TSV和多个隔离沟槽；填充所述隔离沟槽和所述TSV分别形成隔离区和TSV区；在所述隔离区之间的所述衬底材料内制备器件沟槽和三极管的埋层；在所述器件沟槽内制备三极管的集电极接触区、基区接触区和发射区；在所述衬底材料上表面制备所述TSV区的第一端面与所述三极管的互连线；在所述TSV区的第二端面制备金属凸点以完成所述硅通孔转接板的制备。本发明提供的硅通孔转接板通过在硅通孔转接板上设置三极管作为ESD防护器件，解决了基于TSV工艺的集成电路系统级封装抗静电能力弱的问题，增强了集成电路系统级封装的抗静电能力。

技术领域

本发明属半导体集成电路技术领域，特别涉及一种用于系统级封装的硅通孔转接板及其制备方法。

背景技术

三维(Three-Dimension，3D)集成计算是目前被认为超越摩尔定律可持续实现小型化、高密度、多功能化的首选方案，而硅通孔(Through-Silicon Via，简称TSV)技术是三维集成的关键，可实现芯片与芯片间距离最短、间距最小的互连。

作为芯片成功及量产的重要指标，3D-IC(三维集成电路)堆叠后的整体静电放电(Electro-Static Discharge，简称ESD)性能是一个不容忽视的方面，超大规模的3D-IC芯片在ESD设计上面临着巨大的挑战，ESD会影响整个3D-IC芯片的电学性能，甚至无法正常工作。常规ESD设计重在解决单个芯片内静电放电问题。当不同芯片堆叠在一起，抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力。

转接板通常是指芯片与封装基板之间的互连和引脚再分布的功能层。转接板可以将密集的I/O引线进行再分布，实现多芯片的高密度互连，成为纳米级集成电路与毫米级宏观世界之间电信号连接最有效的手段之一。在利用转接板实现多功能芯片集成时，不同芯片的抗静电能力不同，在三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力；因此如何提高基于TSV工艺的3D-IC的系统级封装抗静电能力成为半导体行业亟待解决的问题。

发明内容

为了提高基于TSV工艺的3D集成电路的抗静电能力，本发明提供了一种用于系统级封装的硅通孔转接板及其制备方法；本发明要解决的技术问题通过以下技术方案实现：

本发明的实施例提供了一种用于系统级封装的硅通孔转接板的制备方法，包括：

S101、选取衬底材料；

S102、刻蚀衬底材料形成TSV和隔离沟槽；

S103、填充隔离沟槽和TSV分别形成隔离区和TSV区；

S104、在隔离区之间的衬底材料内制备器件沟槽和三极管的埋层；

S105、在器件沟槽内制备三极管的集电极接触区、基区接触区和发射区；

S106、在衬底材料上表面制备TSV区的第一端面与三极管的互连线；

S107、在TSV区的第二端面制备金属凸点以完成硅通孔转接板的制备。

在本发明的一个实施例中，衬底材料为Si材料，晶向为(100)、(110)或(111)，掺杂浓度为10¹⁴～10¹⁷cm^-3，厚度为150～250μm；隔离区和TSV区厚度为80～120μm。

在本发明的一个实施例中，S102包括：

S1021、利用光刻工艺在衬底材料的上表面形成TSV和隔离沟槽的刻蚀图形；

S1022、利用深度反应离子刻蚀(Deep Reactive Ion Etching，简称DRIE)工艺，刻蚀衬底材料形成TSV和隔离沟槽；