[发明专利]处理器输入输出操作的处理方法、处理装置及系统

说明书

本发明提供了一种处理器输入输出操作的处理方法、处理装置及系统，该处理方法应用于输入输出记录装置。所述输入输出记录装置设置于处理器CPU与外设之间，用于记录所述CPU与所述外设之间的数据读写操作。所述处理方法包括：确定是否有所述CPU发起的读操作响应数据包到达所述输入输出记录装置；当有所述CPU发起的读操作响应数据包到达时，将所述CPU发起的读操作响应数据包及其之前到达所述输入输出记录装置的所述外设发起的数据读写操作的数据包发送至所述CPU。本发明通过控制输入输出记录装置对缓存在其中的数据包的发送时机，能够保证处理器CPU发起的读操作事件与该外设发起的数据读写操作事件不错序，并且可以避免出现死锁问题。

技术领域

本发明涉及一种处理器输入输出操作的处理方法、处理装置及系统。

背景技术

随着网络信息化等新技术的大规模应用，信息安全成为日益严峻的问题。通常我们讨论的信息安全都局限于网络安全、软件安全等方面，但是随着近年来研究表明，硬件安全也应受到关注。

硬件设计的规模随着硬件设计水平的提升日渐提升，使得硬件木马成为可能：当前以CPU(中央处理器)为代表的大规模电路中用到的硬件IP(知识产权)的来源多样化，硬件设计的流程复杂化，设计制造流程分工细化等因素造成了硬件最终产品的安全可控性下降。在设计中被注入恶意木马或者漏洞(下文简称木马)的可能性增加，同时硬件规模的增加也增加了木马被识别和发现的困难。近年来，随着信息安全概念的发展，硬件的安全性逐渐成为信息安全的研究热点。

发明内容

发明人发现，利用CPU与外设之间的数据读写操作记录，对CPU的硬件安全进行检测时，需要确保记录得到准确的输入输出(Input/Output，I/O)事件序列，来保证这些I/O事件在检测过程中可以被正确还原。

本发明的一个方面提供了一种处理器输入输出操作的处理方法，应用于输入输出记录装置。所述输入输出记录装置设置于处理器CPU与外设之间，用于记录所述CPU与所述外设之间的数据读写操作。所述处理方法，包括确定是否有所述CPU发起的读操作响应数据包到达所述输入输出记录装置，以及当有所述CPU发起的读操作响应数据包到达时，将所述CPU发起的读操作响应数据包及其之前到达所述输入输出记录装置的所述外设发起的数据读写操作的数据包发送至所述CPU。

可选地，所述确定是否有所述CPU发起的读操作响应数据包到达所述输入输出记录装置，包括检测到达所述输入输出记录装置的数据包的类型和/或标识，以确定是否为所述CPU发起的读操作响应数据包。

可选地，在所述确定是否有所述CPU发起的读操作响应数据包到达所述输入输出记录装置之前，所述处理方法还包括当到达所述输入输出记录装置的所述外设发起的数据读写操作的数据包总量达到预设阈值时，向所述CPU发送请求消息，所述请求消息用于请求所述CPU处理存储于所述输入输出记录装置中的所述外设发起的数据读写操作。

可选地，在所述向所述CPU发送请求消息之后，所述处理方法还包括当接收到所述CPU发送的对所述请求消息的响应消息时，向所述CPU发送与所述请求消息对应的数据读写操作的数据包。

可选地，在所述将所述CPU发起的读操作响应数据包及其之前到达所述输入输出记录装置的所述外设发起的数据读写操作的数据包发送至所述CPU之后，所述处理方法还包括当接收到所述CPU发送的对所述请求消息的响应消息时，记录所述响应消息对应的数据读写操作的数据包的标识，并标记为自动刷新类型。

可选地，所述外设发起的数据读写操作包括：直接内存存取DMA(Direct MemoryAccess，直接内存存取)操作；和/或设备间通信的读写操作。

可选地，所述CPU发起的数据读写操作包括内存映射读写MMIO(Memory mapped I/O，内存映射输入输出)操作。