[发明专利]一种面向物联网的超高速数字CMOS图像传感器的高速传输系统

权利要求书

1.一种面向物联网的超高速数字CMOS图像传感器的高速传输系统，其特征在于：包括超高速CMOS图像传感器、高速串行发送器、高速串行接收器、图像采集数据处理模块；其中，由高速串行发送器和高速串行接收器形成基于JESD204B的高速收发器；高速串行发送器接收28位图像采集的并行数据输出12.5Gbps的单比特的串行数据，高速串行接收器接收发送器发送高速串行数据经过高速串并转换器恢复出发送端输入的28位的并行图像采集数据，实现超高速CMOS的图像传感器的数据传输，进而实现了多个通道间的同步。

2.根据权利要求1所述一种面向物联网的超高速数字CMOS图像传感器的高速传输系统，其特征在于：该多通道的同步主要是通过K码检测、初始化对齐序列、弹性缓冲器来实现的；其同步过程如下：

接收器将同步请求信号SYNC置低，发送器开始进入CGS，开始发送K28.5码，接收器通过K码检测模块对串并转换后的并行数据进行边沿检测，锁定K码后接收器到连续的4个K28.5码时在下个LMFC边沿置高SYNC，发送器开始进入ILAS，开始发送多帧初始化对齐序列；

其中，R码位于一个多帧的首字节位置用于标示多帧的开始，A码位于一个多帧的末尾字节用于标示多帧的结束，Q码位于第二个多帧的首字节位置用于标示配置数据传输的开始，C为配置数据有14个字节组成；在ILAS过程中，由于各个通道的延时不同，接收器接收到初始化对齐序列的时间也并不一致；接收器各通道在收到ILAS的第一个R码时，开始进行缓存数据，并在LFMC边沿同时释放，由此来达接收端的各个通道实现同步传输。

3.根据权利要求1所述一种面向物联网的超高速数字CMOS图像传感器的高速传输系统，其特征在于：K码和初始化对齐序列实现如下；其K码及初始化对齐产生器的实现主要是通过发送器的状态控制机产生的；Q码，R码，A码，K码是采用模块里面预先定义，cfg_dat是根据顶层配产生的14字节的链路配置参数，通过ILAS中第二个多帧发送给接收器；Dummy_data是一种斜坡数据，用于填充ILAS序列中的冗余；在系统初始化阶段完成后，flag_sta_of_cfg,flag_cfg_data，flag_start_of_mf_ilas，flag_end_of_mf_ilas，flag_dataxy这些信号是一直处于无效状态，所以该模块一直输出K码，等到码组同步完成后，系统进入到ILAS阶段或数据阶段，以上ILAS产生器使能信号陆续使能，从而实现了ILAS的产生过程。

4.根据权利要求1所述一种面向物联网的超高速数字CMOS图像传感器的高速传输系统，其特征在于：K码检测的实现如下；将接收端的数据一次输入到40位第一寄存器、第二寄存器缓存；输入的40位数据中包含至少一个完整的逗号检测码，所述完整的逗号码长度为20位；从第一个寄存器0开始移位取20位数据，预设移位次数为10次，在各个所述移位序列中检测所述完整的逗号检测码，以确定所述逗号检测码的位置信息；完整的逗号检测码包括两串长度相同并且极性相反的K28.5码；在检测到所述逗号检测码的位置信息后，根据状态机生成的移位地址，所述移位地址的长度与所述逗号检测码的位置信息长度相同。

5.根据权利要求1所述一种面向物联网的超高速数字CMOS图像传感器的高速传输系统，其特征在于：弹性缓冲器的实现如下；

用了一个256x48的RAM来进行数据的缓存；当写使能信号buffer_write为高电平时，开始缓存数据，8bit写地址wr_addr开始随着clk上升沿依次加1，接收端接收到的数据以48bit的形式依次写入地址为wr_addr的RAM中；当读使能信号buffer_read为高电平时，弹性缓冲器开始弹出数据，8bit读地址read_addr开始随着clk的上升沿依次加1，弹性缓冲器根据read_addr依次从RAM中弹出48bit的数据。