[发明专利]基于FPGA的SPI FLASH控制器及其设计方法

说明书

本发明公开基于FPGA的SPI FLASH控制器及其的设计方法，涉及计算机芯片设计领域，根据SPI FLASH的指令类型软件配置标志寄存器；在FPGA中设置逻辑核心若干FIFO、状态机FSM、SPI时序产生模块；FIFO接收寄存器的值并发送给状态机，状态机根据标志寄存器的内容，决定读取对应FIFO；从FIFO读出数据转换为SPI时序，通过SPI接口输出给SPI FLASH。状态机接收SPI FLASH的读返回信息，并缓存到FIFO，等待软件读取。本发明基于FPGA逻辑设计，自主实现SPI FLASH控制器，实现方法简单,减少了系统复杂度，不需要额外购买FPGA IP,极大降低项目成本。

技术领域

本发明涉及计算机芯片设计领域，具体的说是基于FPGA的SPI FLASH控制器及其设计方法。

背景技术

传统SPI FLASH控制器,应用场景如附图1所示,软件通过APB接口向FPGA配置指令；FPGA解析指令类型,得到SPI指令、地址、数据，然后产生SPI时序，输出到SPI接口上；SPI输出接口连接到SPI FLASH。同时，FPGA接收SPI FLASHD 的返回数据，进行缓存处理，等待软件读取。

上述FPGA（Field－Programmable Gate Array）是现场可编程逻辑器件。APB（Advanced Peripheral Bus），是外围总线，该总线协议是ARM公司提出的AMBA总线结构之一，已成为一种标准的片上总线结构。SPI（Serial Peripheral Interface），是串行外设接口，是一种高速的，双全工，同步的通信总线，在芯片的管脚上只占四根线。FLASH或FLASH内存，是一种长寿命的非易失性存储器，在断电情况下仍能保持所存储的数据信息；数据删除不是以单个字节为单位，是以固定区块为单位，区块大小一般为256KB到20MB。

可见，传统SPI FLASH控制器从APB接口到SPI接口的转换，也就是SPI FLASH控制器的实现，是利用FPGA内部IP完成。这样，传统SPI FLASH控制器就需要额外购买FPGA中的IP，会极大增加项目成本。所述IP即IP核，全称是知识产权核（intellectual propertycore），是指某一方提供的、形式为逻辑单元、芯片设计的可重用模块。因此，目前急需开发一种用于控制SPI FLASH的设计方案，来实现快速简洁低成本控制SPI FLASH。

发明内容

本发明针对目前技术发展的需求和不足之处，提供基于FPGA的SPI FLASH控制器。

本发明所述基于FPGA的SPI FLASH控制器，解决上述技术问题采用的技术方案如下：所述基于FPGA的SPI FLASH控制器，其结构包括：

标志寄存器，通过软件配置标志寄存器flag,用于标志SPI FLASH的指令类型；

FPGA，接收并缓存软件通过APB接口发送的指令；包括的核心逻辑件为若干FIFO、一个状态机FSM、一个SPI时序产生模块（SPI_GEN模块）；

FIFO,用于接收软件通过APB配置下来的寄存器的值；包括FLAG_FIFO ：用于接收软件通过APB配置下来的当前标志寄存器的值；

状态机，接收FLAG_FIFO发送的标志寄存器的值，根据标志寄存器的内容，决定读取对应FIFO；同时接收SPI FLASH的读返回信息，将读返回信息缓存到FIFO，等待软件读取；

SPI时序产生模块，将FIFO读出数据依次转换为SPI时序，通过SPI接口输出给SPIFLASH。

具体的，通过软件配置指令寄存器、地址寄存器、写个数寄存器、读个数寄存器和写数据寄存器。