[发明专利]基于TTP/C总线的高安全性数字电子控制器架构

权利要求书

1.一种基于TTP/C总线的高安全性数字电子控制器架构，其特征在于，基于TTP/C总线将数字电子控制器内部划分为若干功能模块，功能模块之间任务独立，通过TTP/C总线网络进行数据交互，关键的功能模块为双余度；

TTP/C总线按照TTP/C总线周期进行时间槽规划，各功能模块根据相应时间槽规划在设定时刻执行模块通讯任务，进行TTP/C总线数据传输；在功能模块内，对模块功能任务进行时间分区，每个模块功能任务均在确定的时刻进行；

模块功能任务和模块通讯任务协同进行；

模块功能任务由功能模块内的TTP/C总线控制器触发，TTP/C总线控制器按TTP/C总线周期产生定时中断，功能模块将产生的定时中断作为模块功能任务的起始时刻，各模块功能任务顺序执行；

所述的基于TTP/C总线的高安全性数字电子控制器架构，包括主控通道、备份通道，以及健康管理模块；

主控通道包括信号采集模块、驱动输出模块、控制运算模块；备份通道包括备份模块；备份模块用于主控通道故障时，控制数字电子控制器所控制对象的安全运行；

信号采集模块、驱动输出模块、控制运算模块为双余度；健康管理模块、备份模块为单余度；

信号采集模块通过TTP/C总线与其它功能模块通讯，与控制运算模块进行数据交互，将采集到的各部件工作状态信号发送给控制运算模块；接收控制运算模块的激励电源控制输出指令，为传感器提供激励电源；

驱动输出模块用于输出驱动信号以驱动各执行机构动作；通过TTP/C总线与其它功能模块通讯，与控制运算模块进行数据交互，接收控制运算模块输出的指令信息，控制相应的执行机构动作，并将执行机构的状态发送给控制运算模块；

驱动输出模块包括：

模拟量输出功能，用于将控制运算模块给定的模拟量的指令信息转换为电流信号，驱动相应执行机构动作，并采集相应执行机构的信息，进行闭环运算；

离散量输出功能，用于将离散的指令信息转换为电压信号，驱动相应执行机构动作，并采集相应执行机构的故障和BIT检测信息，发送给控制运算模块；

控制运算模块用于控制规律计算、控制器BIT检测、与外部飞机设备通讯以及通过TTP/C总线与各个功能模块通讯；

控制规律计算功能利用发动机各类传感器信息以及飞机设备给出的指令信息进行计算，计算出各执行机构需要的动作位置；

控制器BIT检测功能利用从传感器或执行机构获取的信息与极大值、极小值、变化速率限制信息进行比较，判断传感器采集信息的合理性，分析传感器、执行机构是否故障；

与外部飞机设备通讯功能用于接收飞机的各种指令信息并将自身状态发送给飞机设备；

与各个功能模块通讯功能负责与各功能模块通讯，获取发动机各部件状态，输出各执行机构动作指令，并将采集的部件状态、输出的控制信息、数字电子控制器的BIT检测信息与其它控制运算模块、备份模块进行数据交互，将发动机状态与健康管理模块进行交互；

备份模块内包含部分关系到数字电子控制器所控制对象安全的关键部件状态信号采集、执行机构驱动输出、控制规律计算、关键功能的BIT监测功能；正常状态下备份模块本身处于备份状态，与主控通道同时进行控制规律运算，但不执行执行机构的输出；当主控通道故障，不能执行完整的控制功能时切换到备份通道控制；

健康管理模块用于获取数字电子控制器所控制对象的状态信息，分析控制对象的故障状态，得到控制对象的健康状态，并通过TTP/C总线发送给控制运算模块。

2.如权利要求1所述的基于TTP/C总线的高安全性数字电子控制器架构，其特征在于，

模块功能任务和模块通讯任务的周期与TTP/C总线周期一致，或者是其整数倍。

3.如权利要求1所述的基于TTP/C总线的高安全性数字电子控制器架构，

各功能模块的模块通讯任务于TTP/C总线周期内占用互不冲突的时间槽；根据TTP/C总线周期时间槽划分对各功能模块中的模块功能任务进行时间规划。

4.如权利要求3所述的基于TTP/C总线的高安全性数字电子控制器架构，

TTP/C总线周期为5ms；

信号采集模块的模块功能任务包括FPGA任务；信号采集模块的FPGA任务时间规划为：0.9ms～1ms为FPGA读取TTP/C总线数据接收控制运算模块指令，1ms～1.1ms为FPGA根据接收到的指令信息进行动作，3ms～3.6ms为FPGA进行信号采集任务，完成各部件工作状态信息，3.6ms～3.7ms为FPGA将采集到的状态信息写入TTP/C总线控制器接口；

驱动输出模块的模块功能任务包括CPU任务、FPGA任务；驱动输出模块的CPU任务、FPGA任务时间规划为：CPU任务时间规划为1ms～1.8ms读取TTP/C总线数据，进行控制指令的闭环运算，计算需要输出的驱动信号，4.3ms～4.5ms读取FPGA采集的信息并写入到TTP/C总线控制器接口；FPGA任务时间规划为1.8ms～1.9ms执行驱动输出，4.1ms～4.3ms进行执行机构信号采集；

控制运算模块的模块功能任务包括CPU任务、FPGA任务；控制运算模块的CPU任务、FPGA任务时间规划为：CPU任务时间规划为0～0.1ms将闭环运算输出指令信息写入到TTP/C总线接口，0.1～0.3ms从TTP/C总线读取其他功能模块发送的信息，0.3ms～0.4ms向FPGA写入与飞机通讯数据；0.4ms～5ms执行控制规律运算及控制器BIT监测；FPGA任务时间规划为0.4～3ms执行与飞机设备通讯任务；

备份模块的模块功能任务包括CPU任务、FPGA任务；备份模块的CPU任务、FPGA任务时间规划为：设计CPU任务时间规划为0～0.2ms将闭环运算输出指令信息写入到TTP/C总线接口，0.2ms～0.3ms向FPGA写入需要输出的驱动信息以及与飞机通讯数据，0.3ms～0.4ms读取FPGA采集的数据，1～1.1ms从TTP/C总线读取控制运算模块发送的信息，1.2ms～5ms执行控制规律运算及控制器BIT监测；设计FPGA任务为0.3～0.4ms执行驱动信号输出任务，0.3～3ms执行与飞机设备通讯任务，4.5～5ms执行信号采集任务，采集发动机部件运行状态信息；

健康管理模块的模块功能任务包括CPU任务、FPGA任务；健康管理模块的CPU任务、FPGA任务时间规划为：CPU任务时间规划为0～0.1ms将数字电子控制器健康状态信息写入到TTP/C总线接口，0.1～0.2ms读取FPGA采集的振动信息，1ms～1.1ms读取TTP/C总线数据，接收控制运算模块消息，1.1ms～5ms进行健康管理算法处理运算；FPGA任务时间规划为4.7ms～5ms采集振动信息。