[发明专利]半导体器件及其形成方法

说明书

一种半导体器件及其形成方法，所述形成方法可以包括：提供半导体衬底，所述半导体衬底包括芯片区以及切割道区；在所述半导体衬底的表面形成顶层金属互联结构；形成钝化层，所述钝化层覆盖所述顶层金属互联结构，所述切割道区的钝化层高于所述芯片区的钝化层；对所述钝化层进行刻蚀，以暴露出所述芯片区和切割道区内的顶层金属互连结构。本发明方案有助于避免引线落在接地的测试键上，降低芯片发生短路失效的可能性。

技术领域

本发明涉及半导体制造领域，尤其是涉及一种半导体器件及其形成方法。

背景技术

在半导体制造工艺中，通常将形成有集成电路的晶圆切割成多个芯片(Chip)，然后将芯片制作成半导体封装结构。其中，相邻的芯片之间以切割道(Scribe line)相隔离，所述切割道又可以称为划片槽或街区。在切割道区的上方往往不具有半导体器件，而包括位于半导体衬底上的测试键(Test-key)，其中，所述测试键由金属互联结构形成，测试键的顶部为顶层金属层，又可以称为测试衬垫。

在将芯片制作成半导体封装结构的过程中，为了降低芯片的高度，需要采用低弧高引线封装替代传统的高弧高引线，然而采用低弧高引线，容易导致引线与切割后的芯片边缘接触，由于部分测试键具有接地功能，如果接触位置落在接地的测试键上，则芯片容易发生短路失效。

发明内容

本发明解决的技术问题是提供一种半导体器件及其形成方法，有助于避免引线落在接地的测试键上，降低芯片发生短路失效的可能性。

为解决上述技术问题，本发明实施例提供一种半导体器件的形成方法，包括以下步骤：提供半导体衬底，所述半导体衬底包括芯片区以及切割道区；在所述半导体衬底的表面形成顶层金属互联结构；形成钝化层，所述钝化层覆盖所述顶层金属互联结构，所述切割道区的钝化层高于所述芯片区的钝化层；对所述钝化层进行刻蚀，以暴露出所述芯片区和切割道区内的顶层金属互连结构。

可选的，所述形成钝化层包括：在所述芯片区以及所述切割道区形成初始钝化层；在所述芯片区减薄所述钝化层。

可选的，所述初始钝化层的厚度大于设计规则中的钝化层的厚度上限，所述芯片区减薄后的钝化层的厚度选自所述设计规则中的钝化层的厚度。

可选的，所述初始钝化层的厚度为设计规则中的钝化层的厚度上限的1.1倍至10倍。

可选的，在所述半导体衬底的表面形成顶层金属互联结构包括：在所述半导体衬底表面形成顶层金属层间介质层；形成顶层金属互连结构，所述顶层金属互连结构包括嵌入所述顶层金属层间介质层内的多个顶层导电插塞、位于所述芯片区的芯片衬垫以及位于所述切割道区的测试键衬垫；其中，所述切割道区包括填充区域和空白区域，所述芯片区和填充区域由所述空白区域隔开，所述切割道区内的顶层导电插塞分布于所述填充区域内。

可选的，所述填充区域的宽度小于设计规则中的填充区域的宽度下限，所述填充区域的宽度方向垂直于所述芯片区与所述切割道区的交界线。

可选的，所述填充区域的宽度占所述测试键衬垫的宽度的20％至70％。

可选的，所述半导体器件的形成方法还包括：在所述切割道区中按照预设切割线切割所述半导体衬底；其中，所述预设切割线位于所述空白区域内。

可选的，所述半导体器件的形成方法还包括：在所述芯片衬垫上形成焊球；形成引线，所述引线与所述焊球连接，所述引线由所述切割道区的钝化层支撑。

为解决上述技术问题，本发明实施例提供一种半导体器件，包括：半导体衬底，所述半导体衬底包括芯片区以及切割道区；顶层金属互联结构，所述顶层金属互联结构位于所述半导体衬底的表面；钝化层，所述钝化层覆盖所述顶层金属互联结构，所述切割道区的钝化层高于所述芯片区的钝化层。

可选的，所述切割道区的钝化层的厚度为设计规则中的钝化层的厚度上限的1.1倍至10倍。